VECTOR PROCESSING ENGINE EMPLOYING REORDERING CIRCUITRY IN DATA FLOW PATHS BETWEEN VECTOR DATA MEMORY AND EXECUTION UNITS, AND RELATED METHOD

벡터 데이터 메모리에 저장되는 출력 벡터 데이터의 실시간 재정렬을 제공하기 위해 실행 유닛들과 벡터 데이터 메모리 사이의 데이터 흐름 경로들에서 재정렬 회로를 이용하는 벡터 프로세싱 엔진들(VPE들)이 개시된다. 관련된 벡터 프로세서 시스템들 및 방법들이 또한 개시된다. 재정렬 회로는 VPE의 실행 유닛들과 벡터 데이터 메모리 사이의 데이터 흐름 경로들에 제공된다. 재정렬 회로는 출력 벡터 데이터 샘플 세트들이 저장되기 위해 실행 유닛들로부터 벡터 데이터 메모리로 데이터 흐름 경로들을 통해 제공되고 있는 동안 실시간으로 벡터 프로세...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KHAN RAHEEL, MUJAHID FAHAD ALI
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:벡터 데이터 메모리에 저장되는 출력 벡터 데이터의 실시간 재정렬을 제공하기 위해 실행 유닛들과 벡터 데이터 메모리 사이의 데이터 흐름 경로들에서 재정렬 회로를 이용하는 벡터 프로세싱 엔진들(VPE들)이 개시된다. 관련된 벡터 프로세서 시스템들 및 방법들이 또한 개시된다. 재정렬 회로는 VPE의 실행 유닛들과 벡터 데이터 메모리 사이의 데이터 흐름 경로들에 제공된다. 재정렬 회로는 출력 벡터 데이터 샘플 세트들이 저장되기 위해 실행 유닛들로부터 벡터 데이터 메모리로 데이터 흐름 경로들을 통해 제공되고 있는 동안 실시간으로 벡터 프로세싱 연산들을 수행하는 결과로서 실행 유닛들로부터의 출력 벡터 데이터 샘플 세트들을 재정렬하도록 구성된다. 이러한 방식으로, 출력 벡터 데이터 샘플 세트들은 실행 유닛들에서 수행될 후속 벡터 프로세싱 연산들을 지연시킬 수 있는 추가적인 사후-프로세싱 단계들을 필요로 하지 않고도 벡터 데이터 메모리에 재정렬된 형태로 저장된다. Vector processing engines (VPEs) employing reordering circuitry in data flow paths between execution units and vector data memory to provide in-flight reordering of output vector data stored to vector data memory are disclosed. Related vector processor systems and methods are also disclosed. Reordering circuitry is provided in data flow paths between execution units and vector data memory in the VPE. The reordering circuitry is configured to reorder output vector data sample sets from execution units as a result of performing vector processing operations in-flight while the output vector data sample sets are being provided over the data flow paths from the execution units to the vector data memory to be stored. In this manner, the output vector data sample sets are stored in the reordered format in the vector data memory without requiring additional post-processing steps, which may delay subsequent vector processing operations to be performed in the execution units.