SRAM READ BUFFER WITH REDUCED SENSING DELAY AND IMPROVED SENSING MARGIN

디바이스는 SRAM(static access memory) 셀 및 SRAM 셀의 출력에 커플링된 판독 버퍼를 포함한다. 판독 버퍼는 인버터 및 스위치를 포함한다. 인버터의 입력은 SRAM 셀의 출력에 응답한다. 스위치의 제어 단자는 인버터의 출력에 응답한다. A device includes a static random access memory (SRAM) cell and a read buffer coupled to an output of the SRAM cell. The read buffer includes an inverter a...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	YEAP CHOH FEI, YANG YOUNGHWI, JUNG SEONG OOK, SONG STANLEY SEUNGCHUL, WANG ZHONGZE
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	CALCULATING COMPUTING COUNTING ELECTRIC DIGITAL DATA PROCESSING ELECTRICITY INFORMATION STORAGE PHYSICS STATIC STORES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!