SRAM READ BUFFER WITH REDUCED SENSING DELAY AND IMPROVED SENSING MARGIN
디바이스는 SRAM(static access memory) 셀 및 SRAM 셀의 출력에 커플링된 판독 버퍼를 포함한다. 판독 버퍼는 인버터 및 스위치를 포함한다. 인버터의 입력은 SRAM 셀의 출력에 응답한다. 스위치의 제어 단자는 인버터의 출력에 응답한다. A device includes a static random access memory (SRAM) cell and a read buffer coupled to an output of the SRAM cell. The read buffer includes an inverter a...
Gespeichert in:
| Hauptverfasser: | , , , , |
|---|---|
| Format: | Patent |
| Sprache: | eng ; kor |
| Schlagworte: | |
| Online-Zugang: | Volltext bestellen |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
| Zusammenfassung: | 디바이스는 SRAM(static access memory) 셀 및 SRAM 셀의 출력에 커플링된 판독 버퍼를 포함한다. 판독 버퍼는 인버터 및 스위치를 포함한다. 인버터의 입력은 SRAM 셀의 출력에 응답한다. 스위치의 제어 단자는 인버터의 출력에 응답한다.
A device includes a static random access memory (SRAM) cell and a read buffer coupled to an output of the SRAM cell. The read buffer includes an inverter and a switch. An input of the inverter is responsive to the output of the SRAM cell. A control terminal of the switch is responsive to an output of the inverter. |
|---|