APPARATUS AND METHOD FOR FAST PHASE LOCKING

APPARATUS AND METHOD FOR FAST PHASE LOCKING

고속 고정 능력을 가진 위상 고정 루프를 구비한 집적 회로(IC)가 기술된다. IC는 다음을 포함한다: 기준 클록을 제공하기 위한 노드; 출력 클록을 발생하기 위한 DCO; DCO에 결합되는 분주기 - 분주기는 출력 클록을 나누고 피드백 클록을 발생하기 위한 것임 -; 및 DCO 및 분주기를 리셋하도록 동작 가능하고 또한 기준 클록과 동기화되어 리셋을 해제하도록 동작 가능한 제어 논리. 기준 클록을 제공하기 위한 제1 노드; 피드백 클록을 제공하기 위한 제2 노드; 제1 및 제2 노드들에 결합되어 기준 클록과 피드백 클록 간의 위상...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LOTFY AMR M, ABDELMEJEED MAMDOUH O, PARK YOUNG MIN, ELZINGA MARK, KURD NASSER A, ABDELSALAM MOHAMED A, MUSUNURI SURYA, ABDELMONEUM MOHAMED A, RAPETA JAGANNADHA R
Format: Patent
Sprache:eng ; kor
Schlagworte:
AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
HOROLOGY
PHYSICS
TIME-INTERVAL MEASURING
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator LOTFY AMR M
ABDELMEJEED MAMDOUH O
PARK YOUNG MIN
ELZINGA MARK
KURD NASSER A
ABDELSALAM MOHAMED A
MUSUNURI SURYA
ABDELMONEUM MOHAMED A
RAPETA JAGANNADHA R
description 고속 고정 능력을 가진 위상 고정 루프를 구비한 집적 회로(IC)가 기술된다. IC는 다음을 포함한다: 기준 클록을 제공하기 위한 노드; 출력 클록을 발생하기 위한 DCO; DCO에 결합되는 분주기 - 분주기는 출력 클록을 나누고 피드백 클록을 발생하기 위한 것임 -; 및 DCO 및 분주기를 리셋하도록 동작 가능하고 또한 기준 클록과 동기화되어 리셋을 해제하도록 동작 가능한 제어 논리. 기준 클록을 제공하기 위한 제1 노드; 피드백 클록을 제공하기 위한 제2 노드; 제1 및 제2 노드들에 결합되어 기준 클록과 피드백 클록 간의 위상 오차를 측정하기 위한 TDC; 디지털 루프 필터; 및 측정된 위상 오차를 조정하고 또한 조정된 위상 오차를 디지털 루프 필터에게 제공하기 위한 제어 유닛을 포함하는, 위상 오차를 제로화하기 위한 장치가 제공된다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR20160035040A</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR20160035040A</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR20160035040A3</originalsourceid><addsrcrecordid>eNrjZNB2DAhwDHIMCQ1WcPRzUfB1DfHwd1Fw8w9ScHMMDlEI8HAMdlXw8Xf29vRz52FgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgaGZgYGxqYGJgaOxsSpAgDnRSVq</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>APPARATUS AND METHOD FOR FAST PHASE LOCKING</title><source>esp@cenet</source><creator>LOTFY AMR M ; ABDELMEJEED MAMDOUH O ; PARK YOUNG MIN ; ELZINGA MARK ; KURD NASSER A ; ABDELSALAM MOHAMED A ; MUSUNURI SURYA ; ABDELMONEUM MOHAMED A ; RAPETA JAGANNADHA R</creator><creatorcontrib>LOTFY AMR M ; ABDELMEJEED MAMDOUH O ; PARK YOUNG MIN ; ELZINGA MARK ; KURD NASSER A ; ABDELSALAM MOHAMED A ; MUSUNURI SURYA ; ABDELMONEUM MOHAMED A ; RAPETA JAGANNADHA R</creatorcontrib><description>고속 고정 능력을 가진 위상 고정 루프를 구비한 집적 회로(IC)가 기술된다. IC는 다음을 포함한다: 기준 클록을 제공하기 위한 노드; 출력 클록을 발생하기 위한 DCO; DCO에 결합되는 분주기 - 분주기는 출력 클록을 나누고 피드백 클록을 발생하기 위한 것임 -; 및 DCO 및 분주기를 리셋하도록 동작 가능하고 또한 기준 클록과 동기화되어 리셋을 해제하도록 동작 가능한 제어 논리. 기준 클록을 제공하기 위한 제1 노드; 피드백 클록을 제공하기 위한 제2 노드; 제1 및 제2 노드들에 결합되어 기준 클록과 피드백 클록 간의 위상 오차를 측정하기 위한 TDC; 디지털 루프 필터; 및 측정된 위상 오차를 조정하고 또한 조정된 위상 오차를 디지털 루프 필터에게 제공하기 위한 제어 유닛을 포함하는, 위상 오차를 제로화하기 위한 장치가 제공된다.</description><language>eng ; kor</language><subject>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES ; BASIC ELECTRONIC CIRCUITRY ; ELECTRICITY ; HOROLOGY ; PHYSICS ; TIME-INTERVAL MEASURING</subject><creationdate>2016</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20160330&amp;DB=EPODOC&amp;CC=KR&amp;NR=20160035040A$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,776,881,25542,76290</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=20160330&amp;DB=EPODOC&amp;CC=KR&amp;NR=20160035040A$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>LOTFY AMR M</creatorcontrib><creatorcontrib>ABDELMEJEED MAMDOUH O</creatorcontrib><creatorcontrib>PARK YOUNG MIN</creatorcontrib><creatorcontrib>ELZINGA MARK</creatorcontrib><creatorcontrib>KURD NASSER A</creatorcontrib><creatorcontrib>ABDELSALAM MOHAMED A</creatorcontrib><creatorcontrib>MUSUNURI SURYA</creatorcontrib><creatorcontrib>ABDELMONEUM MOHAMED A</creatorcontrib><creatorcontrib>RAPETA JAGANNADHA R</creatorcontrib><title>APPARATUS AND METHOD FOR FAST PHASE LOCKING</title><description>고속 고정 능력을 가진 위상 고정 루프를 구비한 집적 회로(IC)가 기술된다. IC는 다음을 포함한다: 기준 클록을 제공하기 위한 노드; 출력 클록을 발생하기 위한 DCO; DCO에 결합되는 분주기 - 분주기는 출력 클록을 나누고 피드백 클록을 발생하기 위한 것임 -; 및 DCO 및 분주기를 리셋하도록 동작 가능하고 또한 기준 클록과 동기화되어 리셋을 해제하도록 동작 가능한 제어 논리. 기준 클록을 제공하기 위한 제1 노드; 피드백 클록을 제공하기 위한 제2 노드; 제1 및 제2 노드들에 결합되어 기준 클록과 피드백 클록 간의 위상 오차를 측정하기 위한 TDC; 디지털 루프 필터; 및 측정된 위상 오차를 조정하고 또한 조정된 위상 오차를 디지털 루프 필터에게 제공하기 위한 제어 유닛을 포함하는, 위상 오차를 제로화하기 위한 장치가 제공된다.</description><subject>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES</subject><subject>BASIC ELECTRONIC CIRCUITRY</subject><subject>ELECTRICITY</subject><subject>HOROLOGY</subject><subject>PHYSICS</subject><subject>TIME-INTERVAL MEASURING</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>2016</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZNB2DAhwDHIMCQ1WcPRzUfB1DfHwd1Fw8w9ScHMMDlEI8HAMdlXw8Xf29vRz52FgTUvMKU7lhdLcDMpuriHOHrqpBfnxqcUFicmpeakl8d5BRgaGZgYGxqYGJgaOxsSpAgDnRSVq</recordid><startdate>20160330</startdate><enddate>20160330</enddate><creator>LOTFY AMR M</creator><creator>ABDELMEJEED MAMDOUH O</creator><creator>PARK YOUNG MIN</creator><creator>ELZINGA MARK</creator><creator>KURD NASSER A</creator><creator>ABDELSALAM MOHAMED A</creator><creator>MUSUNURI SURYA</creator><creator>ABDELMONEUM MOHAMED A</creator><creator>RAPETA JAGANNADHA R</creator><scope>EVB</scope></search><sort><creationdate>20160330</creationdate><title>APPARATUS AND METHOD FOR FAST PHASE LOCKING</title><author>LOTFY AMR M ; ABDELMEJEED MAMDOUH O ; PARK YOUNG MIN ; ELZINGA MARK ; KURD NASSER A ; ABDELSALAM MOHAMED A ; MUSUNURI SURYA ; ABDELMONEUM MOHAMED A ; RAPETA JAGANNADHA R</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR20160035040A3</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>2016</creationdate><topic>AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES</topic><topic>BASIC ELECTRONIC CIRCUITRY</topic><topic>ELECTRICITY</topic><topic>HOROLOGY</topic><topic>PHYSICS</topic><topic>TIME-INTERVAL MEASURING</topic><toplevel>online_resources</toplevel><creatorcontrib>LOTFY AMR M</creatorcontrib><creatorcontrib>ABDELMEJEED MAMDOUH O</creatorcontrib><creatorcontrib>PARK YOUNG MIN</creatorcontrib><creatorcontrib>ELZINGA MARK</creatorcontrib><creatorcontrib>KURD NASSER A</creatorcontrib><creatorcontrib>ABDELSALAM MOHAMED A</creatorcontrib><creatorcontrib>MUSUNURI SURYA</creatorcontrib><creatorcontrib>ABDELMONEUM MOHAMED A</creatorcontrib><creatorcontrib>RAPETA JAGANNADHA R</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>LOTFY AMR M</au><au>ABDELMEJEED MAMDOUH O</au><au>PARK YOUNG MIN</au><au>ELZINGA MARK</au><au>KURD NASSER A</au><au>ABDELSALAM MOHAMED A</au><au>MUSUNURI SURYA</au><au>ABDELMONEUM MOHAMED A</au><au>RAPETA JAGANNADHA R</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>APPARATUS AND METHOD FOR FAST PHASE LOCKING</title><date>2016-03-30</date><risdate>2016</risdate><abstract>고속 고정 능력을 가진 위상 고정 루프를 구비한 집적 회로(IC)가 기술된다. IC는 다음을 포함한다: 기준 클록을 제공하기 위한 노드; 출력 클록을 발생하기 위한 DCO; DCO에 결합되는 분주기 - 분주기는 출력 클록을 나누고 피드백 클록을 발생하기 위한 것임 -; 및 DCO 및 분주기를 리셋하도록 동작 가능하고 또한 기준 클록과 동기화되어 리셋을 해제하도록 동작 가능한 제어 논리. 기준 클록을 제공하기 위한 제1 노드; 피드백 클록을 제공하기 위한 제2 노드; 제1 및 제2 노드들에 결합되어 기준 클록과 피드백 클록 간의 위상 오차를 측정하기 위한 TDC; 디지털 루프 필터; 및 측정된 위상 오차를 조정하고 또한 조정된 위상 오차를 디지털 루프 필터에게 제공하기 위한 제어 유닛을 포함하는, 위상 오차를 제로화하기 위한 장치가 제공된다.</abstract><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR20160035040A
source esp@cenet
subjects AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
BASIC ELECTRONIC CIRCUITRY
ELECTRICITY
HOROLOGY
PHYSICS
TIME-INTERVAL MEASURING
title APPARATUS AND METHOD FOR FAST PHASE LOCKING
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-02-02T07%3A49%3A18IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=LOTFY%20AMR%20M&rft.date=2016-03-30&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR20160035040A%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true