APPARATUS AND METHOD FOR FAST PHASE LOCKING

고속 고정 능력을 가진 위상 고정 루프를 구비한 집적 회로(IC)가 기술된다. IC는 다음을 포함한다: 기준 클록을 제공하기 위한 노드; 출력 클록을 발생하기 위한 DCO; DCO에 결합되는 분주기 - 분주기는 출력 클록을 나누고 피드백 클록을 발생하기 위한 것임 -; 및 DCO 및 분주기를 리셋하도록 동작 가능하고 또한 기준 클록과 동기화되어 리셋을 해제하도록 동작 가능한 제어 논리. 기준 클록을 제공하기 위한 제1 노드; 피드백 클록을 제공하기 위한 제2 노드; 제1 및 제2 노드들에 결합되어 기준 클록과 피드백 클록 간의 위상...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Hauptverfasser:	LOTFY AMR M, ABDELMEJEED MAMDOUH O, PARK YOUNG MIN, ELZINGA MARK, KURD NASSER A, ABDELSALAM MOHAMED A, MUSUNURI SURYA, ABDELMONEUM MOHAMED A, RAPETA JAGANNADHA R
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES BASIC ELECTRONIC CIRCUITRY ELECTRICITY HOROLOGY PHYSICS TIME-INTERVAL MEASURING
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	고속 고정 능력을 가진 위상 고정 루프를 구비한 집적 회로(IC)가 기술된다. IC는 다음을 포함한다: 기준 클록을 제공하기 위한 노드; 출력 클록을 발생하기 위한 DCO; DCO에 결합되는 분주기 - 분주기는 출력 클록을 나누고 피드백 클록을 발생하기 위한 것임 -; 및 DCO 및 분주기를 리셋하도록 동작 가능하고 또한 기준 클록과 동기화되어 리셋을 해제하도록 동작 가능한 제어 논리. 기준 클록을 제공하기 위한 제1 노드; 피드백 클록을 제공하기 위한 제2 노드; 제1 및 제2 노드들에 결합되어 기준 클록과 피드백 클록 간의 위상 오차를 측정하기 위한 TDC; 디지털 루프 필터; 및 측정된 위상 오차를 조정하고 또한 조정된 위상 오차를 디지털 루프 필터에게 제공하기 위한 제어 유닛을 포함하는, 위상 오차를 제로화하기 위한 장치가 제공된다.