SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
To reduce a short channel effect, according to an aspect of the present invention, a semiconductor device includes a substrate, a device isolation layer which is arranged on the substrate and has a first surface adjacent to the substrate and a second surface facing the first surface, and at least on...
Gespeichert in:
Hauptverfasser: | , , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | To reduce a short channel effect, according to an aspect of the present invention, a semiconductor device includes a substrate, a device isolation layer which is arranged on the substrate and has a first surface adjacent to the substrate and a second surface facing the first surface, and at least one active fin which is arranged on the substrate and includes a first region which has a sidewall protruding to the second surface of the device isolation layer and a second region which is located in the first region and has an upper surface. The first region has a first width which is adjacent to the second surface of the device isolation layer and a second width adjacent to the second region. The second width is at least 60 percent wider than the first width.
본 발명의 일 측면은, 기판과, 상기 기판 상에 배치되며 상기 기판에 인접한 제1 면과 상기 제1 면의 반대면인 제2 면을 갖는 소자 분리막 및 상기 기판 상에 배치되며, 상기 소자 분리막의 제2 면 상으로 돌출된 측벽을 갖는 제1 영역과 상기 제1 영역 상에 위치하며 상부면을 갖는 제2 영역을 포함하는 적어도 하나의 활성 핀(fin)을 포함하고, 상기 제1 영역은 상기 소자 분리막의 제2 면에 인접한 제1 폭과 상기 제2 영역에 인접한 제2 폭을 가지며, 상기 제2 폭은 상기 제1 폭의 60% 이상의 크기를 갖는 반도체 소자를 제공한다. |
---|