USING DUAL PHYS TO SUPPORT MULTIPLE PCIE LINK WIDTHS

여기에 설명된 시스템들은 PCIe 디바이스 컴포넌트들이 변동하는 구성들의 호스트 시스템들에 의해 그리고 다수의 PCIe 토폴로지들에 의해 사용될 수 있게 한다. 일부 경우들에서, 다수의 변동하는 PHY들 및 PCIe 코어들이 활용되어 호스트 인터페이스 설계에 의해 만족될 수도 있는 애플리케이션 및/또는 사양들의 수를 증가시킨다. 또한, 여기에 설명된 일부 시스템들은 다수의 애플리케이션들을 위해 구성될 수 있는 호스트 인터페이스를 생성하기 위해 다수의 싱크로나이저들, 클록 멀티플라이어 유닛들, 및 셀렉터들을 포함할 수도 있다. 여기에 개시된 시스템들의 사용의 유연성의 증가에도 불구하고, PCIe 기반 디바이스들에 대한 본 개시물의 시스템들을 사용함으로써 비용들이 감소될 수 있다. Systems described herein enable PCIe device components to be used with multiple PCIe topologies and with host systems of varying configurations. In some cases, a number of varying PHYs and PCIe cores are utilized to increase the number of applications and/or specifications that may be satisfied with a host interface design. Further, some systems described herein may include a number of synchronizers, clock multiplier units, and selectors to create a host interface that can be configured for a number of applications. Despite increasing the flexibility of the usage of systems disclosed herein, costs can be reduced by using the systems of the present disclosure for PCIe based devices.