A TESTER WITH ACCELERATION ON MEMORY AND ACCELERATION FOR AUTOMATIC PATTERN GENERATION WITHIN A FPGA BLOCK

반도체 디바이스들의 고속 시험을 수행할 수 있는 자동 시험 장비가 제시된다. 자동 시험 장비 장치는 시험기 프로세서를 포함하는 컴퓨터 시스템을 포함하고, 시험기 프로세서는 복수의 FPGA 컴포넌트들에 통신가능하게 연결된다. 복수의 FPGA 컴포넌트들의 각각은 메모리 모듈에 연결되고, 시험기 프로세서로부터의 커맨드들 및 데이터를 수신하도록 동작가능한 업스트림 포트; 복수의 DUT들로부터의 각각의 DUT와 통신하도록 동작가능한 다운스트림 포트; 및 복수의 하드웨어 가속기 회로들을 포함하고, 가속기 회로들의 각각은 복수의 DUT들 중 하나와 통신하도록 구성된다. 복수의 하드웨어 가속기 회로들의 각각은 복수의 DUT들 중 하나에 기록될 시험 패턴 데이터를 자동으로 생성하도록 구성가능한 패턴 생성기 회로, 및 복수의 DUT들 중 하나로부터 판독된 데이터를 복수의 DUT들 중 하나에 기록된 시험 패턴 데이터와 비교하도록 구성된 비교기 회로를 포함한다. Automated test equipment capable of performing a high-speed test of semiconductor devices is presented. The automated test equipment apparatus comprises a computer system comprising a tester processor, wherein the tester processor is communicatively coupled to a plurality of FPGA components. Each of the plurality of FPGA components is coupled to a memory module and comprises: an upstream port operable to receive commands and data from the tester processor; a downstream port operable to communicate with a respective DUT from a plurality of DUTs; and a plurality of hardware accelerator circuits, wherein each of the accelerator circuits is configured to communicate with one of the plurality of DUTs. Each of the plurality of hardware accelerator circuits comprises a pattern generator circuit configurable to automatically generate test pattern data to be written to the one of the plurality of DUTs and a comparator circuit configured to compare data read from the one of the plurality of DUTs with test pattern data written to the one of the plurality of DUTs