SURFACE TREATMENTS FOR LOW ELECTROSTATIC DISCHARGE FUSION DRAWN GLASS
유리 시트의 정전기 방전 특성을 향상시키는 방법은 평균 표면 거칠기를 증가시키는 처리액으로 상기 유리 시트의 적어도 일 면을 처리하는 단계, 및 상기 처리액을 제거하는 단계를 포함한다. 상기 유리 시트의 적어도 하나의 처리된 면의 평균 표면 거칠기는 약 0.3㎚ 내지 약 100㎚일 수 있다. 상기 처리 전의 유리 시트와 처리 이후의 유리 시트 사이의 전압 감소 백분율 (percent reduction in voltage)은 약 1.5% 내지 약 40%일 수 있다. 유리 시트는 약 0.3㎚ 내지 약 100㎚의 평균 표면 거칠기를 갖는...
Gespeichert in:
Hauptverfasser: | , , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | 유리 시트의 정전기 방전 특성을 향상시키는 방법은 평균 표면 거칠기를 증가시키는 처리액으로 상기 유리 시트의 적어도 일 면을 처리하는 단계, 및 상기 처리액을 제거하는 단계를 포함한다. 상기 유리 시트의 적어도 하나의 처리된 면의 평균 표면 거칠기는 약 0.3㎚ 내지 약 100㎚일 수 있다. 상기 처리 전의 유리 시트와 처리 이후의 유리 시트 사이의 전압 감소 백분율 (percent reduction in voltage)은 약 1.5% 내지 약 40%일 수 있다. 유리 시트는 약 0.3㎚ 내지 약 100㎚의 평균 표면 거칠기를 갖는 제1 면, 및 약 0.1㎚ 내지 약 100㎚의 평균 표면 거칠기를 갖는 제2 면을 갖는다. 상기 유리 시트는 적어도 약 100㎜의 길이, 및 약 1.0㎜ 미만의 두께를 가질 수 있다. |
---|