SIGNATURE SEARCHING APPARATUS BASED ON SUB-PATTERN, AND METHOD FOR THE SAME

The present invention relates to a signature searching device based on a sub pattern capable of reducing a necessary memory use amount and a method thereof. The signature searching device comprises: a sub pattern extracting unit (11) which extracts at least one sub pattern to be included in each sig...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: LEE, HO SUG, RIM, HOUN JOUNG
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:The present invention relates to a signature searching device based on a sub pattern capable of reducing a necessary memory use amount and a method thereof. The signature searching device comprises: a sub pattern extracting unit (11) which extracts at least one sub pattern to be included in each signature and generates a sub pattern table; and a sub pattern based map producing module (10) with a pattern interpreting unit (12) which generates a multi pattern search map by using the extracted sub pattern and generates a signature state table. 본 발명은 서브 패턴 기반의 시그니처 탐색 장치 및 그 방법에 관한 것이다. 본 발명은, 탐색을 위해 미리 설정된 시그니처 세트(signature set)를 구성하는 각 시그니처(1: sinature)에 포함할 적어도 하나 이상의 서브 패턴들(2: sub-pattern)을 추출하며, 추출된 각 시그니처(1: signature)에 대해서 서브 패턴들(2: sub-patterns)의 조합 구성을 나타내기 위한 서브 패턴 테이블(4, sub-patterns table)을 생성하는 서브 패턴 추출 수단(11)과; 서브 패턴 추출 수단(11)에 의해 추출된 서브 패턴들(2: sub-patterns)을 이용해서 멀티 패턴 서치 맵(3: MPSM)을 생성하며, 서브 패턴 테이블(4: sub-patterns table)과 멀티 패턴 서치 맵(3: MPSM)을 이용해서 각 시그니처(1: signature)에 대한 스테이트들(states)의 조합 구성을 나타내기 위한 시그니처 스테이트 테이블(5: signatures state table)을 생성하는 패턴 번역 수단(12); 을 구비한 서브 패턴 기반 맵 제작 모듈(10); 을 포함한다. 이에 의해, 입력 패킷 별 고속의 시그니처 패턴 매칭을 수행하는 효과를 제공한다. 또한, 본 발명은 패킷 보안 검사시 소프트웨어적으로 처리하는 데 있는 한계에 따른 FPGA 등을 이용한 하드웨어적인 처리시 내부 메모리의 자원에 있어서의 제약을 극복하기 위해 시그니처 패턴을 서브 패턴의 조합으로 재구성하여 필요한 메모리 사용량을 감소할 수 있는 효과를 제공한다.