CONTROLLING BANDWIDTH ALLOCATIONS IN A SYSTEM ON A CHIP (SOC)

일 실시예에서, 시스템 온 칩(SoC)과 같은 프로세서의 패브릭은 복수의 에이전트로 및 복수의 에이전트로부터, 그리고 메모리로 및 메모리로부터 전달되는 데이터를 각각 저장하는 복수의 엔트리를 포함하는 적어도 하나의 데이터 버퍼와, 패브릭의 순서화된 도메인으로 출력될 계류 중인 요청의 트랙을 유지하는 요청 트래커와, 코어 에이전트로부터의 기입 트랜잭션과 메모리로부터의 판독 완료 트랜잭션 사이의 순서화된 도메인으로의 할당을 제어하는 아웃바운드 스로틀 로직을 포함한다. 다른 실시예가 기술되고 청구되어 있다. In one embodiment, a fabric of a processor such as a system on a chip includes at least one data buffer including a plurality of entries each to store data to be transferred to and from a plurality of agents and to and from a memory, a request tracker to maintain track of pending requests to be output to an ordered domain of the fabric, and an output throttle logic to control allocation into the ordered domain between write transactions from a core agent and read completion transactions from the memory. Other embodiments are described and claimed.