FABRICATION METHOD OF GETTERING SITE AT SEMICONDUCTOR WAFER USING NANO SI BACKSIDE LAYER TECHNIQUE

Bibliographische Detailangaben

Hauptverfasser:	LEE, YUN HEE, JOUN, TAE HOON, PARK, YOUNG SOO, CHOI, SOO YEOL, CHO, KYOO CHUL, CHA, HYE JIN, KANG, TAE SOO, CHOI, SAM JONG
Format:	Patent
Sprache:	eng
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!