Method for forming pad of semiconductor device

PURPOSE: A method for forming a pad of a semiconductor device is provided to prevent failure in wire bonding or reliability testing by forming a metal line on an interlayer dielectric instead of a top copper metal line. CONSTITUTION: The first insulating layer(32) with a desired trench is formed on a substrate(30). A top copper metal line(34) is formed in the trench. The second insulating layer(36) is formed on the first insulating layer. A contact hole is formed to expose the top metal line by selectively etching the second insulating layer. A metal pad(40a) is formed on the second insulating layer including the contact hole. By forming and patterning the third insulating layer(42a), the metal pad on the second insulating layer is selectively exposed. 본 발명은 반도체소자의 패드 형성방법을 개시한다. 개시된 발명은, 반도체 기판상에 제1절연막을 형성한후 상기 제1절연막의 소정영역내에 트렌치를 형성하는 단계; 상기 트렌치내에 최상층 금속배선을 형성하는 단계; 최상층 금속배선을 포함 한 제1절연막상에 제2절연막을 형성한후 이를 선택적으로 제거하여 상기 최상층 금속배선 일부의 상면을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 제2절연막상에 패드용 금속층을 형성한후 이를 선택적으로 제거하여 금속패드를 형성하는 단계; 및 상기 금속패드를 포함한 제2절연막상에 제3절연막을 형성한후 제3절연막을 선택적으로 제거하여 상기 제2절연막상에만 있는 금속패드부분을 노출시키는 단계를 포함하여 구성되며, 구리 금속배선을 사용하는 소자에서 패드 형성시 오픈되는 금속배선의 위치를 최상층 구리금속배선이 아닌 층간절연막 상부에 형성하므로써 후속 와이어 본딩(wire bonding) 내지는 PCT 또는 TC 와 같은 신뢰성 테스트시에 불량을 방지할 수 있는 것이다.