Method of forming cell transistor for DRAM devices

PURPOSE: A method for forming a cell transistor of DRAM(dynamic random access memory) device is provided to eliminate a problem arising from short channel effect by increasing the length of a channel while a shoulder margin between a contact plug and a gate is increased to maintain a space for preventing a short-circuit. CONSTITUTION: A gate insulation layer(21) is formed on a substrate(1). The first conductive layer, the second conductive layer and a gate passivation layer are stacked. The first gate line(29) composed of the gate passivation layer and the second conductive layer is formed by a patterning process. The first spacer(31) is formed on the sidewall of the first gate line. The first conductive layer is etched to form the second gate line(33) by using the first gate line and the first spacer as an etch mask. The second spacer is formed on the sidewall of the second gate line. 기판에 게이트 절연막을 형성하고, 제1 도전막, 제2 도전막, 게이트 보호막을 적층하는 단계, 패터닝을 통해 게이트 보호막과 제2 도전막으로 이루어진 1차 게이트 라인을 형성하는 단계, 1차 게이트 라인 측벽에 1차 스페이서를 형성하는 단계, 1차 게이트 라인과 1차 스페이서를 식각 마스크로 제1 도전막을 식각하여 2차 게이트 라인을 형성하는 단계, 2차 게이트 라인 측벽에 2차 스페이서를 형성하는 단계를 구비하여 이루어지는 디램 장치의 셀 트랜지스터 형성 방법이 개시된다. 본 발명에 따르면 콘택 플러그와 게이트 사이의 어깨 폭(shoulder margin)을 늘여 단락을 예방할 정도의 공간을 유지하면서 동시에 채널 길이를 증가시켜 단채널 효과로 인한 문제점을 제거할 수 있다.