Method for forming a gate electrode and forming a semiconductor device having the gate electrode and method for oxidation of substrate
PURPOSE: A method for forming a gate electrode, a method for forming a semiconductor device having the gate electrode, and an oxidation method of a substrate are provided to be capable of improving the sidewall profile of the gate electrode. CONSTITUTION: A plurality of gate structures(110) are form...
Gespeichert in:
Hauptverfasser: | , , , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PURPOSE: A method for forming a gate electrode, a method for forming a semiconductor device having the gate electrode, and an oxidation method of a substrate are provided to be capable of improving the sidewall profile of the gate electrode. CONSTITUTION: A plurality of gate structures(110) are formed on a semiconductor substrate(100). At this time, each gate structure is completed by sequentially depositing a gate oxide pattern(102), a polysilicon pattern(104), and a metal silicide pattern(106). The first oxide layer(112) is selectively formed on the resultant structure by carrying out a re-oxidation process on the resultant structure under diluted oxygen and inert gas atmosphere. At this time, the growth rate of the first oxide layer is similar at the lateral portions of the polysilicon pattern and the metal silicide pattern. Preferably, ions of 5 or 3 group element are doped into the polysilicon pattern.
양호한 측벽 프로파일을 갖는 게이트 전극을 형성하는 방법이 개시되어 있다. 반도체 기판 상에 게이트 산화막 패턴, 폴리실리콘막 패턴 및 금속 실리사이드 패턴이 적층된 게이트 구조물을 형성한다. 상기 게이트 구조물이 형성되어 있는 기판을 산소 및 불활성 가스가 희석된 분위기에서 재산화하여, 상기 폴리실리콘막 패턴 및 금속 실리사이드 패턴의 측면으로부터 막의 성장률이 유사하도록 상기 게이트 구조물 및 기판 상에 제1 산화막을 형성하여 게이트 전극을 완성한다. 게이트 전극의 측벽 프로파일이 양호해짐에 따라 반도체 제조 공정 시의 불량을 최소화할 수 있다. |
---|