Method for fabricating semiconductor device having landing plug contact

PURPOSE: A method for manufacturing a semiconductor device having a landing plug contact structure is provided to be capable of preventing deformation of a contact hole and opening of a gate electrode. CONSTITUTION: A gate line including a passivation layer and a spacer is formed on a substrate(21). An interlayer dielectric is formed on the resultant structure(22). A contact mask is formed to define a landing plug contact(23). A landing plug contact hole is then formed by first etching the interlayer dielectric using RIE(Reactive Ion Etching) apparatus(24a) and by second etching the interlayer dielectric using HDP(High Density Plasma) apparatus(24b). A landing plug contact is then filled in the landing plug contact hole(25). 본 발명은 콘택홀의 변형이나 게이트전극이 노출되는 것을 방지하면서 콘택홀의 오픈 불량을 제거하는데 적합한 랜딩플러그콘택 구조를 갖는 반도체소자의 제조 방법을 제공하기 위한 것으로, 반도체기판상에 보호막 및 측벽 스페이서를 구비하는 게이트라인을 형성하는 단계, 상기 게이트라인을 포함한 전면에 층간절연막을 형성하는 단계, 상기 층간절연막상에 랜딩플러그콘택을 정의하는 콘택마스크를 형성하는 단계, 상기 콘택마스크를 식각마스크로 서로 다른 식각장치를 이용하여 상기 층간절연막을 두 번에 걸쳐 식각하여 랜딩플러그 콘택홀을 형성하는 단계, 및 상기 랜딩플러그 콘택홀에 랜딩플러그콘택을 채우는 단계를 포함하되, 상기 랜딩플러그 콘택홀을 형성하는 단계시, 반응성이온식각 장치를 이용하여 1차 식각하므로써 상기 랜딩플러그 콘택홀을 부분적으로 오픈시키고, 고밀도 플라즈마 식각 장치를 이용하여 2차 식각하므로써 상기 반도체기판에 이르도록 상기 랜딩플러그 콘택홀을 오픈시킨다.