METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE

PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to minimize the depth of moat by removing a wall oxide layer before depositing a linear nitride layer. CONSTITUTION: A pad oxide and nitride pattern are formed to selectively expose a substrate(21). A trench is formed by selectively etching the exposed substrate. A wall oxide layer(25) is formed on the trench. A linear nitride layer(26) is deposited on the pad nitride layer and the wall oxide layer(25). The trench is then filled with an oxide layer. The oxide layer is polished to expose the linear nitride layer located on the pad nitride layer by CMP using a high selectivity slurry, thereby forming an isolation layer(30). Then, the exposed linear nitride layer, the pad nitride layer and the pad oxide layer are removed. 본 발명은 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법을 개시하며, 개시된 본 발명의 방법은, 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막을 패터닝하여 소자분리 영역에 해당하는 기판 영역을 노출시키는 단계; 상기 노출된 기판 영역을 식각하여 트렌치를 형성하는 단계; 상기 기판 결과물 상에 월 산화막(wall oxide)을 형성하는 단계; 상기 패드질화막 상의 월 산화막 부분을 제거하는 단계; 상기 패드질화막 및 월 산화막 상에 선형질화막을 증착하는 단계; 상기 트렌치가 완전 매립되도록 상기 선형질화막 상에 산화막을 증착하는 단계; 상기 패드질화막 상의 선형질화막 부분이 노출될 때까지 상기 산화막을 고선택비 슬러리(High Selectivity Slurry)를 사용하여 CMP하는 단계; 및 상기 노출된 선형질화막 부분과 패드질화막 및 패드산화막을 제거하는 단계를 포함한다. 본 발명에 따르면, 선형질화막의 증착 전에 패드질화막 상의 월 산화막을 제거해 줌으로써, 선형질화막의 원치 않는 식각에 의한 모트 발생 깊이를 최소화시킬 수 있으며, 그래서, 소자의 리플레쉬 특성을 향상시킬 수 있다.