METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE

PURPOSE: A method for fabricating an isolation layer of a semiconductor device is provided to prevent a moat from being generated at the upper edge of the isolation layer, by wet-etching a predetermined thickness of the surface of a high density plasma(HDP) oxide layer, by removing an exposed linear nitride layer portion while using phosphorous acid and by performing a subsequent process while an HDP oxide layer is re-deposited. CONSTITUTION: A pad oxide layer and a pad nitride layer are sequentially formed on a silicon substrate. The pad nitride layer and the pad oxide layer are patterned to expose a portion of the substrate corresponding to an isolation region. The exposed substrate portion is etched to form a trench. The resultant structure is oxidized to form a sacrificial oxide layer. A linear nitride layer is deposited on the sacrificial oxide layer. The first HDP oxide layer is deposited on the linear nitride layer to fill the trench. The first HDP oxide layer is etched until the linear nitride layer at the upper edge of the trench is exposed. The exposed portion of the linear nitride layer is partially etched. The second HDP oxide layer is deposited on the resultant structure. A chemical mechanical polishing(CMP) process is performed on the second HDP oxide layer until the pad nitride layer is exposed. The pad nitride layer and the pad oxide layer are eliminated. 본 발명은 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은, 실리콘 기판 상에 패드산화막 및 패드질화막을 차례로 형성하는 단계; 상기 패드질화막 및 패드산화막을 패터닝하여 소자분리 영역에 해당하는 기판 부분을 노출시키는 단계; 상기 노출된 기판 부분을 식각하여 트렌치를 형성하는 단계; 상기 기판 결과물을 산화시켜 희생산화막을 형성하는 단계; 상기 희생산화막 상에 선형질화막을 증착하는 단계; 상기 트렌치가 매립되도록 선형질화막 상에 제1HDP 산화막을 증착하는 단계; 상기 트렌치 상단 가장자리의 선형질화막 부분이 노출될 때까지 상기 제1HDP 산화막을 식각하는 단계; 상기 노출된 선형질화막 부분을 식각 제거하는 단계; 상기 기판 결과물 상에 제2HDP 산화막을 증착하는 단계; 상기 패드질화막이 노출될 때까지 상기 제2HDP 산화막을 CMP하는 단계; 및 상기 패드질화막과 패드산화막을 제거하는 단계를 포함한다. 본 발명에 따르면, 모트 발생 원인을 제거한 상태로 패드질화막 및 패드산화막의 식각을 행하기 때문에 소자분리막 상단 가장자리에서 모트가 발생되는 것을 방지할 수 있으며, 그래서, 공정 마진 및 소자 특성 저하를 방지할 수 있다.