METHOD FOR ISOLATION FILM IN SEMICONDUCTOR DEVICE

PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to be capable of preventing the generation of moat. CONSTITUTION: A pad oxide layer(200b), a nitride layer(300b), and a BARC(Bottom Anti-Reflective Coating)/PR(PhotoResist) layer are sequentially formed at the upper portion of a semiconductor substrate(100). A BARC/PR pattern(400b) is formed by selectively removing the BARC/PR layer. An etching process is carried out at the nitride layer and the pad oxide layer by using the BARC/PR pattern as an etching mask for exposing the semiconductor substrate. The first tilted portion is formed by partially removing the exposed substrate. A trench(500) having a double tilt, is formed by selectively removing the substrate. After carrying out a post-process at the trench, the BARC/PR pattern is partially removed. 본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 반도체 기판상에 패드 산화막과 질화막 및 BARC/PR막을 형성하는 단계; 상기 BARC/PR막을 선택적으로 제거하여 BARC/PR 패턴을 형성하는 단계; 상기 BARC/PR 패턴을 마스크로 하는 식각으로 상기 기판이 노출되도록 상기 질화막과 패드 산화막을 선택적으로 제거하는 단계; 상기 노출된 기판 일부를 제거하여 제1경사부를 형성하는 단계; 상기 제1경사부가 형성된 기판을 선택적으로 제거하여 2중 경사를 갖는 트렌치를 형성하고 후처리하는 단계; 상기 BARC/PR 패턴을 일부 제거하고 이를 마스크로 하는 식각으로 선택적으로 제거된 질화막 및 패드 산화막을 일부 제거하는 단계; 상기 트렌치 내면에 측벽 산화막을 형성하는 단계; 상기 트렌치를 매립하도록 상기 기판 전면에서 필드 산화막을 형성하고 연마하는 단계; 상기 질화막 및 패드 산화막을 제거하여 상기 트렌치내에 소자분리막을 형성하는 단계; 및 상기 기판을 세정하는 단계를 포함하며, 2중 경사를 갖는 트렌치 모서리 형태에 의해 응력 집중을 최소화할 수 있으며, 트렌치 형성후 다시 PR 패턴 폭을 넓혀 줌으로써 갭 필(gap fill) 폭이 넓어져 모우트가 발생하지 않게 되어 험프(hump) 및 서브문턱전압(subthreshold) 등의 소자의 전기적 특성이 향상되는 효과가 있는 것이다.