POWER DETECTING CIRCUIT A FLASH MEMORY DEVICE USING THE SAME A METHOD OF GENERATING POWER-ON READ SIGNAL OF THE FLASH MEMORY DEVICE AND A STABLE POWER-ON READING METHOD OF THE FLASH MEMORY DEVICE

PURPOSE: A power detection circuit, a fresh memory device using the same, a method for reading a power-on of the fresh memory device and a method for stable power-on of a fresh memory device are provided to reduce the power consumption of the system since the perform of the undesired power-on read operation of the memory device is prohibited in response to the generation of noise. CONSTITUTION: A power detection circuit(135) includes a latch circuit(130) and a power detectors(110,120). The latch circuit(130) is provided with a first input terminal, a second input terminal and an output terminal connected to the memory chip for outputting the power-on read signal to trigger the read operation of the cell in the memory block. The power detectors connected to the first and the second input terminals and the logic circuit. The power detectors(110,120) makes the power-on read signal a logically inactivated state by resetting the latch circuit(130) when the power voltage is lower than the first voltage and makes the power-on read signal a logically activated state by resetting the latch circuit(130) when the power voltage becomes to a second voltage being larger than the first voltage. 본 발명의 파워 검출 회로는 파워-온 시 메모리 칩 내부의 래치 회로 및 플립-플롭들(로직 회로)을 초기 안정화 상태로 설정하는 파워-온 리셋 기능 및 메모리 칩 내부의 메모리 셀 어레이에 대한 독출 동작을 트리거하는 파워-온 독출 기능을 제공한다. 전원 전압이 증가하여 제1전압에 도달하면 제1전압 검출 수단의 출력 신호 상태가 천이되고, 이에 따라, 로직 회로가 초기 안정화 상태로 셋된다. 전원 전압이 계속 증가하여 제2전압에 도달하면 제2전압 검출 수단의 출력 신호 상태가 천이된다. 이때, 래치 수단이 셋 상태가 되어 파워-온 독출 신호가 인에이블 되고, 메모리 셀 어레이에 대한 파워-온 독출 동작이 개시된다. 본 발명에 따르면, 파워-온 독출 신호가 인에이블 된 이후, 상기 전원 전압을 상기 제1전압 아래로 낮추는 노이즈가 발생하지 않는 한 상기 제2전압 검출 수단의 출력 신호의 상태 천이는 다시 발생하지 않기 때문에 파워-온 독출 신호가 다시 인에이블 되지 않는다. 따라서, 노이즈에 따른 불필요한 파워-온 독출 동작을 방지할 수 있다.