Transistor having Buried Oxide Source/Drain structure and fabricating method thereof

PURPOSE: A transistor having a structure of a BOD(Buried Oxide source/Drain) and a forming method therefor are provided to lower the junction capacitance between a source/drain region and a semiconductor substrate by burying an interlayer dielectric under the source/drain region. CONSTITUTION: A gate pattern(110) is formed on an upper surface of a semiconductor substrate(100). A trench is formed on a source/drain region(108) by etching the semiconductor substrate(100). An interlayer dielectric is deposited on the trench and the semiconductor substrate(100). An SAC(Self Aligned Contact) etch process is performed on the semiconductor substrate(100) including the interlayer dielectric. A contact plug(116) is formed on the semiconductor substrate on which the SAC etch process is performed. A node separation process is performed thereon. 반도체 기판과 소오스/드레인 영역 사이의 접합 커패시턴스를 낮출 수 있는 구조의 비. 오. 디(BOD) 구조를 갖는 트랜지스터 및 그 형성방법에 관해 개시한다. 이를 위해 본 발명은, 게이트 패턴 사이에 트랜치를 형성하여 층간절연막을 채운 후, 그 상부에 자기정렬 방식(SAC)으로 식각을 진행하여 상기 층간절연막을 소오스/드레인 확장영역까지 식각한 후, 식각된 영역에 콘택플러그를 선택적 에피택셜 성장(SEG) 혹은 증착(deposition) 방식으로 형성한다.