METHOD FOR FABRICATING DRAM CELL TRANSISTOR HAVING TRENCH ISOLATION STRUCTURE

PURPOSE: A method for manufacturing a DRAM cell capacitor having a trench isolation structure is provided to increase potential barrier between a junction region and a channel and to improve punch-through. CONSTITUTION: A trench is formed in a desired portion of a silicon substrate(20). The first and second electrode(26a,27a) are sequentially formed at the bottom portion of the trench. The first and second electrode(26a,27a) are isolated by a spacer oxide layer(25a). A field oxide layer(28a) is formed in the trench. A gate oxide layer(29) and a gate line(30) are sequentially formed on the resultant structure. Then, a source/drain junction region is formed. 본 발명은 트렌치 분리 구조를 가지는 디램 셀 트랜지스터의 제조 방법에 관한 것으로서, 필드 산화막에 의한 붕소 분리 효과에 의하여 채널 도핑 농도가 채널 중심 쪽보다 필드 산화막 모서리 쪽에서 더 낮아짐으로써 필드 산화막 모서리 쪽에서 접합 영역과 채널간의 전위장벽이 낮아져 유효 채널 길이가 작아지고 펀치-스루 특성이 저하되는 것을 방지하기 위한 것이다. 본 발명의 디램 셀 트랜지스터 제조 방법에 따르면, 필드 산화막 내부에 웰과 동일한 도전형을 가지는 전극 구조가 형성된다. 따라서, 웰에 인가된 역바이어스가 필드 산화막 내부의 전극에도 동시에 인가되어 필드 산화막 모서리 쪽의 전위가 높아지고 접합 영역과 채널간의 전위 장벽이 증가하여 펀치-스루 특성이 개선된다.