ASYNCHRONOUS COUNTING CIRCUIT

PURPOSE: An asynchronous counter circuit is provided to overcome instability of the operation of the counter circuit due to the asynchronous between the CPU clock and the external clock. CONSTITUTION: An asynchronous counter circuit(230) includes a first AND gate(310), a coefficient value storage register flip-flop(320), an increment device(330), a temporary carry flip-flop(340) and a carry flip-flop(350). The first AND gate(310) receives an external clock signal from outside and implements the AND operation by receiving the inner synchronous clock signal from the CPU. A counting control means controls the resultant value as a counter clock signal. The coefficient value storage register flip-flop(320) implements the output operation of the temporary carry flip-flop(340) and the carry flip-flop(350). 본 발명의 비동기 카운터 회로는, 비동기 외부 계수 클럭을 안정적으로 계수하는 디지털 논리 구조를 적용함으로써, CPU 클럭과 외부 클럭 사이의 비동기성으로 인한 동작의 일탈을 방지하는 비동기 카운터 회로를 제공하는 데 그 목적이 있다. 상기 목적을 달성하기 위하여 본 발명은, 내부 동기 클럭 신호 및 내부 클럭 신호를 입력받고, 카운터 클럭 신호를 입력받아 제1 리셋 신호, 제2 리셋 신호, 카운터 레지스터 세트 신호 및 카운터 레지스터 클리어 신호를 생성하는 카운팅 제어 수단; 내부 동기 클럭 신호를 발생하여 출력하고, 내부 동기 클럭 신호 및 내부 클럭 신호를 상기 카운팅 제어 수단으로 출력하며, 캐리값을 입력받는 CPU; 및 외부 클럭 신호 및 상기 CPU로부터의 상기 내부 동기 클럭 신호를 입력받아 이를 통하여 상기 카운터 클럭 신호를 생성하고, 상기 카운터 클럭 신호를 상기 카운팅 제어 수단으로 출력하며, 상기 제1 리셋 신호를 입력받고, 상기 카운터 클럭 신호에 따라 계수를 수행하여 그 계수값을 출력하며, 계수 과정에서 발생한 캐리값을 상기 CPU로 출력하는 카운팅 수단을 포함한다.