The fabrication method of multi-layer printed circuit board using single etching semi-additive process

PURPOSE: A method is provided to reduce an undercut caused due to the corrosion of the lower portion of the circuit pattern and achieve improved reliability of the circuit pattern. CONSTITUTION: A method comprises a first copper plating process by performing an electroless copper plating all over the both surfaces of an inner layer substrate; an imaging process of depositing a dry film on the copper foil obtained in the first copper plating process, and exposing the copper foil of the portion where a circuit pattern is to be formed, by exposing and developing the deposited dry film; a second copper plating process for forming a circuit pattern on the exposed copper foil through an electric copper plating process; a strip process of removing the dry film; an inner layer substrate surface treatment process for forming a roughness by flash-etching the copper foil between the circuit patterns and blackening the surface of the circuit pattern; and a lay-up process for forming a dielectric layer on the circuit pattern and repeatedly performing the steps. The inner layer substrate surface treatment process simultaneously removes the copper foil between the circuit patterns and forms a roughness at the surface of the circuit pattern through a blackening process of hydrosulfuric acid. 본 발명의 목적은 무전해 동도금, 이미징 및 전기동도금에 의해 회로패턴이 형성된 내층 기판상에 과수황산계의 흑화처리만으로 상기 회로패턴을 제외한 부분의 동박 제거 및 회로패턴 표면의 조면처리를 동시에 함으로써, 회로패턴 하부의 침식에 의한 언더컷의 발생을 감소시키고, 회로패턴의 신뢰성을 높일 수 있는 단일 에칭 세미 애디티브 방식을 이용한 다층 인쇄회로기판의 제조방법을 제공하는데 있다. 본 발명은 내층 기판의 전체면에 무전해 동도금하여 동박을 입히는 제1동도금 단계와, 상기 동박상에 드라이 필름을 도포하고, 노광 및 현상하여 회로패턴이 형성될 부분의 동박을 외부로 노출시키는 이미징 단계와, 상기 외부로 노출된 동박상에 전기 동도금에 의해 회로패턴을 형성하는 제2동도금 단계와, 드라이필름을 제거하는 스트립 단계와, 상기 회로패턴들 사이의 동박을 플래시 에칭하여 제거하고, 상기 회로패턴 표면을 흑화처리하여 조도를 형성하는 내층기판 표면처리 단계와, 상기 회로패턴상에 유전층을 적층하고 상기 단계들을 반복 수행하는 레이업 단계를 포함하는 다층 인쇄회로기판의 제조방법에 있어서, 상기 내층기판 표면처리 단계는 과수황산계의 흑화처리만으로 상기 회로패턴들 사이의 동박 제거 및 상기 회로패턴 표면의 조도 형성을 동시에 수행하는 것을 특징으로 한다.