Variable Length Decoder with low power consumption

PURPOSE: A low power variable length decoder is provided which operates at a single cycle with a small area when being integrated monolithically. CONSTITUTION: A variable length code detection part receives an input signal encoded by a variable field encoding method and a shift signal as long as the...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: HONG, JONG UK
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:PURPOSE: A low power variable length decoder is provided which operates at a single cycle with a small area when being integrated monolithically. CONSTITUTION: A variable length code detection part receives an input signal encoded by a variable field encoding method and a shift signal as long as the input signal, and shifts the input signal according to the shift signal. The first reference table part embeds data corresponding to a signal of a high probability to be generated in response to an output signal of the variable length code detection part, and stores a separate table selection signal as to a signal of a low probability to be generated, and outputs a code length of the output signal of the code detection part. A code length control part forms a feedback loop with the variable length code detection part by receiving the code length as an input, and outputs a load signal to the variable length code detection part so that the shift signal and the input signal are applied to the variable length code detection part. And the second reference table part outputs data corresponding to the low generation probability signal by receiving the table selection signal from the first reference table, and makes to have one reference table as to a variable length code having the same output data. 본 발명은 통합 참조 테이블 구조를 가지는 MPEG2 가변길이 디코더에 관한 것으로 이를 위한 본 발명은, 가변장 부호화 방법에 의하여 인코딩된 입력신호와 이전단계에 인가된 입력신호의 길이인 쉬프트 신호를 인가받아 상기 입력신호를 상기 쉬프트 신호에 따라 쉬프트시켜 출력하는 가변길이 코드 검출부; 상기 가변길이 코드 검출부의 출력신호에 응답하여 발생 확률이 높은 신호일때는 그에 해당하는 데이터를 내장하고 발생확률이 낮은 신호에 대해서는 별도의 테이블 선택신호를 저장하며, 상기 코드 검출부의 출력신호의 코드길이를 출력하는 제1 참조 테이블부; 상기 코드길이를 입력으로 하여 상기 가변길이 코드 검출부와 피드백 루프를 형성하며, 상기 가변길이 코드 검출부에 쉬프트 신호와 상기 입력신호가 가변길이 코드 검출부로 인가되도록 하는 로드 신호를 출력하는 코드길이 제어부; 및 상기 제1 참조 테이블로 부터 발생한 테이블 선택신호를 인가받아 발생 확률이 낮은 신호에 해당하는 데이터를 출력하되, 동일한 출력 데이터를 가지는 가변길이 코드에 대해서는 하나의 참조 테이블을 가지도록 하는 제2 참조 테이블부를 구비하는 것을 특징으로 한다.