Method of planarization for semiconductor device

PURPOSE: A method for planarizing a semiconductor device is provided to be capable of easily obtaining processing margin and uniform planarization by using a sacrificial nitride layer having different polishing selectivity. CONSTITUTION: An interlayer dielectric(108) is formed on a semiconductor substrate(100) defined by the first region having a relatively high height and the second region having a relatively low height. A sacrificial nitride layer(110) is formed on the resultant structure. The interlayer dielectric(108) on the first region is firstly polished while remaining the sacrificial nitride layer(110) on the second region. Then, the second polishing is carried out. The sacrificial nitride layer(110) on the second region is removed by cleaning. 본 발명은 반도체 소자의 평탄화 방법에 관한 것으로, 메모리 지역과 논리 지역으로 정의되며, 상기 메모리 지역과 논리 지역 간에 소정의 단차를 갖는 반도체 기판 상에 희생 질화막을 형성한 후 연마 선택비가 다른 슬러리를 이용한 평탄화 공정을 순차적으로 실시하여 평탄화함으로써 메탈 콘택 형성을 위한 포토리소그라피 공정 및 콘택 식각공정의 공정 마진을 확보할 수 있을 뿐만 아니라, 균일한 표면 평탄화를 구현할 수 있는 반도체 소자의 평탄화 방법을 제시한다.