clock generator for Digital audio decoder

PURPOSE: A clock generator of a digital audio decoder is provided to reduce the area and power consumption of the digital audio decoder when the digital audio decoder is constructed in an integrated circuit. CONSTITUTION: A clock generator of a digital audio decoder for generating the first, second and third sampling frequencies includes a phase locked loop(100) and an audio clock generator(300). The phase locked loop receives an external clock as an input to generate a reference frequency corresponding to the least common multiple of the frequency that is 384 times the first and second sampling frequencies. The audio clock generator divides one of the reference frequency and the external clock to selectively generate the first, second and third sampling frequencies. 본 발명은 디지털 오디오 디코더에 사용되는 클럭 발생기에 관한 것으로 이를 위한 본 발명은, 제1, 제2 및 제3 샘플링 주파수를 생성하기 위한 디지털 오디오 디코더의 클럭 발생기에 있어서, 외부 클럭을 입력으로 하여 상기 제1 샘플링 주파수와 제2 샘플링 주파수를 384배한 주파수의 최소 공배수가 되는 기준 주파수를 생성하는 위상 고정 루프; 상기 기준 주파수와 외부클럭 중 어느 하나를 분주하여 제1 샘플링 주파수 내지 제3 샘플링 주파수 중 어느 하나를 선택적으로 생성하는 오디오 클럭 생성부를 구비한다.