NONVOLATILE SEMICONDUCTOR DEVICE WITH IMPROVED SIDEWALL SPACER STRUCTURE

PURPOSE: A non-volatile semiconductor device having an improved sidewall spacer structure is provided to improve electrical characteristics of the non-volatile semiconductor device by using the improved sidewall spacer structure. CONSTITUTION: A stacked gate(51) has a sidewall(61) and an upper face(63). The stacked gate(51) is formed on a semiconductor substrate(70). A multi-layered sidewall spacer structure is formed on the sidewall(61) of the stacked gate(51). The multi-layered sidewall spacer structure includes a stacked structure of the first oxide layer(80), the first nitride layer(82), the second oxide layer(84), and the second nitride layer(86). The second oxide layer(84) is formed with an etched sidewall spacer. In addition, the second oxide layer(84) is the conformal sidewall spacer formed on the stacked gate(51). The stacked gate(51) includes the first insulating layer(60), a floating gate(56), and the second insulating layer(62), and a control gate(67) in order to form a non-volatile memory cell(49). 본 발명은 신뢰성 향상을 위해 새로운 측벽 스페이서 구조체를 구비하는 비휘발성 메모리 장치를 제공한다. 비휘발성 메모리 장치에서 사용된 적층 게이트 구조체는 반도체기판 및 반도체기판 상에 형성된 적층 게이트를 포함한다. 적층 게이트는 측벽 및 상부면을 갖는다. 적층 게이트의 측벽에는 다층 측벽 스페이서 구조를 형성한다. 다층 측벽 스페이서 구조는 차례로 적층된 제 1 산화막, 제 1 질화막, 제 2 산화막 및 제 2 질화막을 포함한다. 본 발명에 따르면, 제 2 질화막이 콘택홀 형성동안 관통되거나 식각 손상을 입더라도, 비휘발성 메모리 셀의 적층 게이트의 측벽은 제 1 질화막에 의해 이동 전하들로부터 보호된다. 이에 더하여, 소오스/드레인 영역 또는 소자분리 영역에 대한 식각 손상 역시 최소화될 수 있다.