Method for planarizing of semiconductor device

PURPOSE: A method for planarizing a semiconductor device is provided to improve a step-coverage between regions having different pattern sizes and dense patterns. CONSTITUTION: A plurality of first polysilicon patterns(P1) are formed on a semiconductor substrate(40) having a memory region(M) and a logic region(L). A first interlayer dielectric(41) is formed on the resultant structure. A plurality of second polysilicon patterns(P2) are formed on the first interlayer dielectric(41) of the memory region(M). A second interlayer dielectric(42) is formed on the entire surface of the resultant structure. After polishing the second interlayer dielectric(42), an insulating layer(43) for planarization is formed on the second interlayer dielectric(42). The insulating layer(43) formed on the memory region(M) is selectively removed. Then, the memory region(M) and the logic region(L) are planarized by polishing. 본 발명은 면적 크기가 차이나는 영역간 또는 패턴 밀집도가 차이 나는 영역 간의 단차를 보다 감소시킬 수 있는 반도체 장치 제조 방법에 관한 것으로, 연마대상막을 1차로 CMP하고 전체 구조 상에 평탄화용 절연막을 형성한 다음, 상대적으로 면적이 넓거나 패턴 밀집도가 큰 높은 영역의 상기 평탄화용 절연막을 선택적으로 식각하여 제거한 다음, 2차 CMP 공정을 실시하여 평탄화를 이루는 반도체 장치 제조 방법을 제공하는데 그 특징이 있다.