VERTICAL REPLACEMENT GATE VRG MOSFET WITH A CONDUCTIVE LAYER ADJACENT A SOURCE/DRAIN REGION AND METHOD OF MANUFACTURE THEREFOR

VERTICAL REPLACEMENT GATE VRG MOSFET WITH A CONDUCTIVE LAYER ADJACENT A SOURCE/DRAIN REGION AND METHOD OF MANUFACTURE THEREFOR

PURPOSE: A vertical gate transistor, its fabrication and operating method and IC are provided to form a vertical gate transistor structure that prevents slow device speed. CONSTITUTION: In the vertical gate transistor, A first source-drain region(110) is disposed in a semiconductor wafer substrate....

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: HONGZONG CHEW, JOHN M. HERGENROTHER, DONALD MONROE, YIH-FENG CHYAN, YI MA
Format: Patent
Sprache:eng ; kor
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:PURPOSE: A vertical gate transistor, its fabrication and operating method and IC are provided to form a vertical gate transistor structure that prevents slow device speed. CONSTITUTION: In the vertical gate transistor, A first source-drain region(110) is disposed in a semiconductor wafer substrate. A conductive layer(120) is adjacent to the first source-drain region for the electric connection with the first source drain region. A second source drain region(650) is disposed on the first source drain region. A conductive channel(605) is extended from the first source drain region to the second source drain region(650). 본 발명은 반도체 웨이퍼 기판상에 형성되는 VRG 구조를 제공한다. 이 VRG 구조는 반도체 웨이퍼 기판에 배치된 제 1 소스/드레인 영역, 제 1 소스/드레인 영역에 인접하게 배치된 전도층, 제 2 소스/드레인 영역 및 전도 채널을 갖는데, 이 전도 채널은 제 1 소스/드레인 영역으로부터 제 2 소스/드레인 영역으로 확장된다. 전도층은 제 1 소스/드레인 영역으로의 전기적 접속을 제공한다. 제 1 소스/드레인 영역으로의 전도층의 면적 저항은 대략 50Ω/스퀘어 미만이거나 대략 20Ω/스퀘어 미만일 수 있는 낮은 면적 저항을 가질 수 있다.