Flash Memory Cell

PURPOSE: A flash memory cell is provided to control the quantity of on-current and to increase program speed, by applying a bias voltage to a control gate and a semiconductor substrate to control the threshold voltage of the cell. CONSTITUTION: A tunneling oxide layer(25), a floating gate(26) and a control gate(28) are sequentially formed on a semiconductor substrate(21). A source/drain region(22,23) is formed in the semiconductor substrate at both sides of the floating gate. A ground terminal(201) is connected to the source region. The first power source terminal(202) is connected to the drain region. The second power source terminal(203) is connected to the control gate. The third power source terminal(204) is connected to the semiconductor substrate. 본 발명은 기판 및 제어게이트에 인가하는 바이어스 전압을 변화시켜 프로그램 스피드를 향상시키기 위한 플래시 메모리 셀에 관한 것으로, 반도체 기판상에 터널링 산화막, 부유게이트, 제어게이트가 차례로 적층되어 있고 상기 부유게이트 양측의 상기 반도체 기판내에 소오스/드레인 영역을 가진 플래시 메모리 셀에 있어서, 상기 소오스 영역에 연결되는 접지단과, 상기 드레인 영역에 연결되는 제 1 전원단과, 상기 제어게이트에 연결되는 제 2 전원단과, 상기 반도체 기판에 연결되는 제 3 전원단을 포함하여 구성됨을 특징으로 한다.