active internal power supply generator of a semiconductor memory device

PURPOSE: An active internal source voltage generating circuit is provided to be capable of generating a stable active internal source voltage by limiting current flowing through a driving circuit when an external high source voltage is applied. CONSTITUTION: The circuit includes a clamping unit(100). The clamping unit(100) consists of a PMOS transistor(P10). The PMOS transistor(P10) is connected between an output node between a differential amplifier(10) and a driver(12), and an external source voltage(EVCC). The differential amplifier(10) is connected between the external source voltage(EVCC) and a ground voltage. The differential amplifier(10) compares an active internal source voltage(AIVC) and a reference voltage(VREFA) to raise the voltage of an output node if the level of the active internal source voltage is high and to lower the voltage of the output node if the level of the active internal source voltage is low. The clamping unit(100) is connected between the external source voltage(EVCC) and the output node and raises the voltage of the output node to a given level if the voltage of the output node is lowered. The driver(12) is connected between the external source voltage(EVCC) and an active internal source voltage generating terminal and generates the active internal source voltage in response to the voltage of the output node. 본 발명은 반도체 메모리 장치의 액티브 내부 전원전압 발생회로를 공개한다. 그 회로는 외부 전원전압과 접지전압사이에 연결되어 액티브 내부 전원전압과 기준전압을 비교하여 액티브 내부 전원전압의 레벨이 높은 경우에 출력 노드의 전압을 상승하고, 액티브 내부 전원전압의 레벨이 낮은 경우에는 출력 노드의 전압을 하강하는 차동 증폭기, 외부 전원전압과 출력 노드사이에 연결되어 출력 노드의 전압이 낮아지게 되면 출력 노드의 전압을 소정 레벨 상승하기 위한 클램핑 회로, 및 외부 전원전압과 액티브 내부 전원전압 발생 단자사이에 연결되고 출력 노드의 전압에 응답하여 액티브 내부 전원전압을 발생하기 위한 드라이버로 구성되어 있다. 따라서, 높은 외부 전원전압이 인가되는 경우에 액티브 내부 전원전압의 레벨이 떨어지게 되면 드라이버의 게이트 전압을 접지전압 레벨보다 소정 전압 상승함으로써 액티브 내부 전원전압의 레벨이 필요 이상으로 증가하는 것을 방지하여 안정된 액티브 내부 전원전압을 발생할 수 있다.