METHOD FOR MANUFACTURING CELL CAPACITOR OF DYNAMIC RANDOM ACCESS MEMORY
PURPOSE: A method for manufacturing a cell capacitor of a dynamic random access memory(DRAM) is provided to prevent a bridge, caused by a broken-off hemispherical grain(HSG), between adjacent cylindrical storage nodes in a succeeding process while securing surface area of a storage node. CONSTITUTIO...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PURPOSE: A method for manufacturing a cell capacitor of a dynamic random access memory(DRAM) is provided to prevent a bridge, caused by a broken-off hemispherical grain(HSG), between adjacent cylindrical storage nodes in a succeeding process while securing surface area of a storage node. CONSTITUTION: A method for manufacturing a cell capacitor of a dynamic random access memory(DRAM) comprises the steps of: forming a contact plug within a dielectric insulation layer formed on a semiconductor substrate; forming an etching blocking layer on the dielectric insulation layer including the contact plug; forming a sacrificing layer on the etching blocking layer; etching the sacrificing layer and the etching blocking layer to form a cylindrical opening within the sacrificing layer by using a reverse pattern as a mask until the surface of the contact plug is exposed; forming a conductive layer along the upper part of the sacrificing layer and the sidewalls and bottom surface of the opening; forming a void cylindrical storage node electrically connected to the contact plug, by eliminating the conductive layer until the surface of the sacrificing layer is exposed; forming a hemispherical grain(HSG) layer on the inner surface of the cylindrical storage node; forming a material layer on the entire surface of the semiconductor substrate, in which the material layer is selectively formed on the HSG layer having no incubation time; and eliminating the sacrificing layer on both sides of the storage node by using the etching blocking layer as a stopping layer.
본 발명은 스토리지 노드간의 브리지를 방지하는 디램 셀 커패시터의 제조 방법에 관한 것으로, 반도체 기판 상에 형성된 층간 절연막 내에 콘택 플러그를 포함하여 상기 층간 절연막 상에 식각 정지막과 희생막(sacrificing layer)이 차례로 형성된다. 리버스 패턴을 마스크로 사용하여 상기 콘택 플러그의 표면이 노출될 때까지 상기 희생막 및 식각 정지막을 식각함으로써 상기 희생막 내에 실린더형 오프닝이 형성된다. 이어, 상기 희생막 상부와 실린더형 오프닝의 양측벽 및 하부면을 따라 도전막을 형성한 후, 상기 희생막의 표면이 노출될 때까지 상기 도전막을 제거함으로써 상기 콘택 플러그와 전기적으로 연결되는 속이 빈 실린더형 스토리지 노드가 형성된다. 상기 실린더형 스토리지 노드의 내부 표면 상에 HSG막이 형성된 다음, 상기 반도체 기판의 전면에 물질막을 형성하되, 상기 물질막은 인큐베이션(incubation) 시간이 없는 상기 HSG막 상에만 선택적으로 형성된다. 이와 같은 디램 셀 커패시터의 제조 방법에 의해서, 실린더형 스토리지 노드의 내부에 HSG막의 형성 후 HSG막 상에만 선택적으로 질화막을 형성함으로써 후속 습식 식각 공정시 HSG막이 떨어지는 것을 방지할 수 있어 인접한 스토리지 노드간의 브리지를 방지할 수 있다. |
---|