FORMING METHOD OF DUAL GATE OF SEMICONDUCTOR DEVICE

PURPOSE: A forming method for the dual gate of a semiconductor device is provided to easily control a process by improving reliability on the semiconductor device. CONSTITUTION: To form the dual gate of a semiconductor device, a first gate insulating layer(22) is formed on a semiconductor substrate(21) to form a first polysilicon layer(23) on the first gate insulating layer. And, an etching cutoff layer(24) is formed on the first polysilicon layer for sequentially removing the etching cutoff layer, the first polysilicon layer, and the first gate insulating layer. Then, the first photoresist is removed to form a first pattern consisted of the first insulating layer, the first polysilicon layer, and the etching cutoff layer. And, a second gate insulating layer(27) is formed to be shallower than the first gate insulating layer, and the second polysilicon layer(28) is formed on the second gate insulating layer. 본 발명은 소자의 신뢰성을 향상시키고 공정 컨트롤이 용이한 반도체 소자의 듀얼 게이트 형성방법을 제공하기 위한 것으로서, 반도체 기판상의 일정영역에 제 1 게이트 절연층, 제 1 폴리실리콘층, 그리고 식각저지층으로 이루어진 제 1 패턴을 형성하는 공정과, 상기 제 1 패턴을 포함한 기판상에 상기 제 1 게이트 절연층보다 상대적으로 얇은 두께의 제 2 게이트 절연층을 형성하고, 상기 제 2 게이트 절연층상에 제 2 폴리실리콘층을 형성하는 공정과, 상기 제 2 폴리실리콘층, 제 2 게이트 절연층을 선택적으로 제거하여 상기 제 1 패턴과 이격된 제 2 패턴을 형성하는 공정과, 상기 제 1 패턴과 상기 제 2 패턴을 각각 패터닝하여 상기 제 1 게이트 절연층을 갖는 제 1, 제 2 게이트 전극과, 상기 제 1 게이트 절연층에 비해 상대적으로 얇은 제 2 게이트 절연층을 갖는 제 1, 제 2 전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.