SEMICONDUCTOR CAPACITOR AND FABRICATING METHOD OF THE SAME
PURPOSE: A semiconductor capacitor and fabricating method of the same is provided to improve capacitance of capacitor by controlling a doping amount injecting to a lower electrode layer and enlarging an area of the lower electrode layer. CONSTITUTION: The fabricating method of a semiconductor capaci...
Gespeichert in:
Hauptverfasser: | , , |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PURPOSE: A semiconductor capacitor and fabricating method of the same is provided to improve capacitance of capacitor by controlling a doping amount injecting to a lower electrode layer and enlarging an area of the lower electrode layer. CONSTITUTION: The fabricating method of a semiconductor capacitor in which a lower electrode layer is formed on a semiconductor substrate including a bit line comprises the steps of a first step forming a lower portion of the lower electrode layer by flowing a doping gas constantly, and a second step forming an upper portion of the lower electrode layer by decreasing flow of the doping gas. The first and the second steps are performed successively. Thus the doping amount injected in the lower portion of the lower electrode layer is more than the doping amount injected in the upper portion of the lower electrode layer.
본 발명은 반도체 커패시터의 제조방법 및 이에 따라 제조되는 반도체 커패시터에 관한 것이다. 본 발명의 반도체 커패시터 제조방법은, 반도체기판의 비트라인을 포함하는 상부에 커패시터의 하부전극물질층을 형성시키는 반도체 커패시터 제조방법에 있어서, 상기 하부전극물질층은 도핑가스를 일정하게 플로우시키면서 상기 하부전극물질층의 하부를 형성시키는 제1단계와 상기 도핑가스의 플로우를 점차적으로 감소시키면서 상기 하부전극물질층의 상부를 형성시키는 제2단계를 연속적으로 수행하여 형성시키는 것을 특징으로 한다. 본 발명의 반도체 커패시터는, 반도체 커패시터의 하부전극물질층에 주입시키는 도핑량이 상기 하부전극물질층의 하부가 그 상부보다 많은 것을 특징으로 한다. 따라서, 커패시터의 하부전극물질층에 주입시키는 도핑량을 제어하여 하부전극물질층의 표면적을 확장시켜 그 용량을 증대시킴으로써 반도체소자의 신뢰도가 향상되는 효과가 있다. |
---|