MEMORY DEVICE ACCESSED IN CONSIDERATION OF DATA LOCALITY AND ELECTRONIC SYSTEM INCLUDING THE SAME

A memory device includes a memory cell array, a row decoder, a multicolumn decoder, a gating circuit, and an input/output data operating circuit. The memory cell array includes a plurality of memory cells arranged to form a plurality of rows and columns. The row decoder generates a row selection signal for selecting a target row from among the rows based on a row address. The multicolumn decoder generates a multicolumn selection signal for selecting a plurality of target columns, included in the target row, at the same time based on a column address and column selection information. The gating circuit selects a plurality of target columns based on the multicolumn selection signal. The input/output data operating circuit writes input data in the target columns or outputs the data, stored in the target columns, as output data at the same time based on a data mask signal and the multicolumn selection signal. 메모리 장치는 메모리 셀 어레이, 행 디코더, 다중 열 디코더, 게이팅 회로 및 입출력 데이터 구동 회로를 포함한다. 메모리 셀 어레이는 복수의 행들 및 복수의 열들을 형성하도록 배열되는 복수의 메모리 셀들을 포함한다. 행 디코더는 행 어드레스에 기초하여, 복수의 행들 중 목표 행을 선택하기 위한 행 선택 신호를 발생한다. 다중 열 디코더는 열 어드레스 및 열 선택 정보에 기초하여, 목표 행에 포함되는 열들 중 복수의 목표 열들을 한 번에 선택하기 위한 다중 열 선택 신호를 발생한다. 게이팅 회로는 다중 열 선택 신호에 기초하여 복수의 목표 열들을 한 번에 선택한다. 입출력 데이터 구동 회로는 다중 열 선택 신호 및 데이터 마스크 신호에 기초하여, 복수의 목표 열들에 입력 데이터를 한 번에 기입하거나 복수의 목표 열들에 저장된 데이터를 한 번에 출력 데이터로서 출력한다.