Protection circuit for preventing a digital circuitry from abnormal operations

According to an embodiment of the present invention, a protection circuit for preventing malfunction of a digital circuit, which receives the output of a frequency oscillator and the output of a power-on reset circuit, includes: a malfunction preventing part which outputs a preparing completion signal for indicating operation preparation of the digital circuit based on the output of the frequency oscillator and the output of the power-on reset circuit. The present invention can prevent the malfunction of the digital circuit by the frequency oscillator which is not stabilized during the duration of a reset pulse of the power-on reset circuit by using the minimum configuration element. 본 발명의 일 실시예에 의한 디지털 회로의 오동작을 방지하기 위한 보호 회로는, 주파수 발진기의 출력과 파워 온 리셋 회로의 출력을 수신하는 디지털 회로의 보호 회로에 있어서, 상기 주파수 발진기의 출력과 상기 파워 온 리셋 회로의 출력에 기반하여 상기 디지털 회로의 동작 준비가 완료되었음을 나타내는 준비 완료 신호를 출력하는 오동작 방지부를 포함하여, 최소한의 구성요소를 사용하여 파워 온 리셋 회로의 리셋 펄스의 지속 시간 동안 안정화되지 못한 주파수 발진기로 인한 디지털 회로의 오동작을 방지할 수 있다.