INTERNAL STEP-DOWN CIRCUIT, ESPECIALLY RAPIDLY RESPONDING THE INTERNAL VOLTAGE

PURPOSE: An internal step-down circuit is provided to maintain a stable internal voltage by rapidly responding the internal voltage changed by the load in the dual power operating device. CONSTITUTION: An internal step-down circuit includes a comparator(10) and a plurality of PMOS transistors(Q11,Q12,Q13). The comparator compares the internal voltage(Vint) with the reference voltage(Vref). The PMOS transistor(Q11) controls the current of load by the output signal of the comparator. The PMOS transistor(Q13) discharges the internal voltage when the internal voltage is larger than the reference voltage. The source of the PMOS transistor(Q12) receives the internal voltage and outputs the voltage lowering by the threshold voltage through the source and the drain/ And, the lowered voltage is applied to the gate of the PMOS transistor(Q12). 본 발명은 내부강압 회로에 관한 것으로, 종래 이중전원으로 동작하는 디바이스에 있어서 기준전압(V) 보다 내부전압(V)이 클 경우에는 피모스 트랜지스터(Q1)가 턴오프 되어 부하에 전류 공급이 중지되고 내부회로의 방전에 의해서 내부전압(V)값을 유지하게 되었는데, 이러한 종래의 기술은 안정된 내부전압(V)의 유지를 내부회로의 방전에만 의지해야 하는 문제가 있었다. 이에 본 발명은 내부전압(V)이 기준전압(V) 보다 클 경우 이를 방전시키기 위한 디바이스와, 상기 디바이스의 방전 개시를 위해 게이트 전압의 레벨을 조정하는 디바이스를 도입함으로써, 과도한 부하전류의 변동에 대해 빠른 응답속도를 지니게하여 안정된 내부전압(V)을 유지할 수 있을 뿐 아니라 종래의 기술에 비해 빠르게 방전하여 내부전압(V)의 레벨을 낮출 수 있으므로 저전력화를 이룰 수 있는 효과가 있다.