METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE
PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to improve gap-fill property by improving topology between a field and active region. CONSTITUTION: A pad oxide layer, a pad nitride layer and a polysilicon layer are sequentially stacked on a semiconductor substr...
Gespeichert in:
1. Verfasser: | |
---|---|
Format: | Patent |
Sprache: | eng ; kor |
Schlagworte: | |
Online-Zugang: | Volltext bestellen |
Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Zusammenfassung: | PURPOSE: A method for forming an isolation layer of a semiconductor device is provided to improve gap-fill property by improving topology between a field and active region. CONSTITUTION: A pad oxide layer, a pad nitride layer and a polysilicon layer are sequentially stacked on a semiconductor substrate(11). A trench is then formed. The first thermal oxide layer(22) is grown on the trench. A nitride spacer(25) is formed at inner walls of the trench. The second thermal oxide layer(27) is formed at the bottom of the trench by thermal oxidation of the resultant structure. An oxide layer(29) is formed by oxidation of the polysilicon layer. The nitride spacer is removed. Then, an isolation layer is formed in the trench.
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 반도체 기판 상에 트랜치를 형성한 후 트랜치 측벽에 질화막 스페이서를 형성하고, 노출된 트랜치 저부에 열산화막을 성장시킨 후 소자분리 산화막을 형성함으로써, 넓은 필드영역을 매립하는 산화막을 형성하여 필드지역과 활성영역의 단차를 감소시키므로 반도체 기판 전반에 걸친 평탄화를 용이하게 이룰 수 있도록 하고, 트랜치 저부에 열산화막을 형성하여 트랜치의 깊이를 감소시키고 소자분리 산화막의 증착을 용이하게 하여 반도체소자의 특성, 수율 및 신뢰성을 향상시킬 수 있는 기술이다. |
---|