APPARATUS AND METHOD FOR CALCULATING BRANCH METRIC OF DECODER FOR RADIO DATA LINK ACCESS PROTOCOL

PURPOSE: An apparatus and a method for calculating a branch metric of a decoder for radio data link access protocol are provided to reduce a size of hardware and improve a calculation speed by using an address generator. CONSTITUTION: A branch metric calculation processing apparatus is formed with a symbol input portion, a 16-branch metric memory(10), and an address generator(20). In the address generation portion(20), a current counter(21) and a tri-bit counter(22) are used for receiving CLK1 and outputting the received CLK1 to a multiplexer. An output table(23) is used for forming an output of the multiplexer and an address offset. In the 16-branch metric memory(10), an adder is operated according to an input of CLK2. A write address counter is operated according to the input of CLK1. The 16-branch metric memory(10) outputs the branch metric corresponding to an input of the address offset. 본 발명은 래디오 데이터 링크 액세스 프로토콜(RD-LAP : Radio Data - Link Access Protocol)용 복호기의 브랜치 메트릭(BM : Branch Metric) 계산 처리 장치 및 방법에 관한 것이다. 본 발명은 알디랩(RD-LAP)용 복호기의 브랜치 메트릭(BM) 계산 처리에 있어서 기본적으로 곱셈기의 크기를 최소화하고, 비교적 속도가 빠르지 않은 곱셈기에서도 동작할 수 있도록 주소 발생기(Address Generator)를 사용하여 브랜치 메트릭(BM)을 전부 계산하지 않고 알디랩(RD-LAP)용 트렐리스도의 이전 상태로부터 현 상태로의 천이 패턴을 이용함을 원리로 한다. 본 발명에 의하면 16-브랜치 메트릭 메모리(10)에 저장된 브랜치 메트릭(BM)으로부터 하드웨어가 간단한 주소 발생기(20)를 사용하여 얻은 64 개의 브랜치 메트릭(BM) 계산 처리와, 선처리되는 16-브랜치 메트릭(BM)에서 기준 심벌의 중복 계산을 하지 않으므로써, 곱셈 104 회, 덧셈 48 회와 뺄셈 104 회의 연산을 감소시킬 수 있고, 또한 주소 발생기(20)를 사용하기 때문에 병렬 처리가 필요하지 않으므로 1 개의 빠르지 않은 곱셈기만으로도 충분히 구성할 수 있으며, 복호기에서 브랜치 메트릭(BM)의 중복 계산이 발생하지 않는다는 매우 획기적인 효과가 있다.