METHOD FOR RESTING GENETAL SUBSCRIBER LINE INTERFACE BOARD ASSEMBLY OF FULL ELECTRONIC TELEPHONE EXCHANGE

PURPOSE: A method for testing a GSLA(General Subscriber Line interface Board) in a full electronic exchange is provided to test slic states through an analog subscriber interface at a predetermined period, and to test slics through registers. CONSTITUTION: An analog subscriber interface(10) decides...

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
1. Verfasser: AHN, EUN-JU
Format: Patent
Sprache:eng ; kor
Schlagworte:
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
Beschreibung
Zusammenfassung:PURPOSE: A method for testing a GSLA(General Subscriber Line interface Board) in a full electronic exchange is provided to test slic states through an analog subscriber interface at a predetermined period, and to test slics through registers. CONSTITUTION: An analog subscriber interface(10) decides whether the first slic(S0) configured in the first GSLA(General Subscriber Line interface Board) is in an idle state. If so, the analog subscriber interface(10) decides whether bit strings stored in a control register(R1), a latch register(R2), and a latch direction register(R3) are normal. If so, the analog subscriber interface(10) re-performs the mentioned processes relating to a next slic(S1) after predetermined time. If one bit string in the stored bit strings is abnormal, the analog subscriber interface(10) initializes the registers(R1,R2,R3) with reference data. 본 발명은 전전자교환기에서의 일반 가입자선 정합보드(GSLA) 테스트방법에 관한 것으로, 가입자선이 접속되는 일반 가입자선 정합보드(GSLA;General Subscriber Line Interface Board Assembly)에 구성된 슬릭(Slic)의 상태를 콘트롤레지스터,래치레지스터,래치방향레지스터를 통해 체크하여 비정상슬릭검출시 해당 슬릭의 레지스터만을 초기화시키는 것을 목적으로 하며, 그 목적을 실현하기 위해서 각각의 일반 가입자선 정합보드(GSLA;General Subscriber Line Interface Board Assembly)를 구성하는 복수의 슬릭(S0-S31)에 콘트롤레지스터(R1)와 래치레지스터(R2), 래치방향레지스터(R3)가 각각 구성되고, 아날로그가입자인터페이스(10)가 상기 슬릭(S0-S31)을 통해 가입자선의 상태를 테스트하는 전전자교환기에서의 일반 가입자선 정합보드(GSLA) 테스트방법에 있어서; 상기 아날로그가입자인터페이스(10)는 제1일반 가입자선 정합보드에 구성된 첫번째 슬릭(S0)이 아이들한 상태인가를 판단하는 제1단계와; 그 판단결과 상기 첫번째 슬릭(S0)이 아이들한 상태이면 그 슬릭(S0)에 구성된 콘트롤레지스터(R1)와 래치레지스터(R2) 및 래치방향레지스터(R3)에 저장된 비트열이 정상인가를 판단하는 제2단계 및; 상기 판단결과 상기 콘트롤레지스터(R1)와 래치레지스터(R2) 및 래치방향레지스터(R3)에 저장된 비트열이 정상이면 소정 시간 경과후 다음 순서의 슬릭(S1)에 대해 상기한 과정을 재수행하는 반면, 상기 콘트롤레지스터(R1)와 래치레지스터(R2) 및 래치방향레지스터(R3)에 저장된 비트열중 어느 하나가 비정상이면 그 슬릭(S0)의 모든 레지스터를 기준데이터로 초기화시키는 제3단계로 이루어진 것을 특징으로 한다.