SEMICONDUCTOR DEVICE AND MANUFACTURE METHOD OF THE SAME

한 쌍의 DRAM 칩 IA 및 IB 등을, 예를 들면 실질적으로 외부단자(3B)와 일체화된 리드프레임 등의 배선수단을 끼워 ㄷ대향해서 탑재하고, 이들 DRAM 칩 및 리드 프레임 등을 종래의 와이어 본딩법에 의해 결합한다. 또한, 이와 같이 해서 결합된 복수 쌍의 DRAM 칩 및 리드프레임 등을 중첩, 각 리드프레임에 대응하는 리디를 공통 결합함으로써 적층화 한다. 또한, 이와 같이 해서 탑재된 복수의 DRAM 칩 등을, 소정의 칩 선택신호에 따라서 선택적으로 활성화한다. 더우기, 이 칩 탑재방식을 이용해서, 그의 일부가 정상으로 기능할 수 있는 파샬 DRAM 칩 등을 조합시켜, 하나의 DRAM 패키지 등을 구성한다. A pair of DRAM chips 1A and 1B are mounted opposedly to each other with wiring means such as lead frames put therebetween, the lead frames being substantially integral with external terminals 3B. Then, these DRAM chips and lead frames are connected together by the conventional wire bonding method. Plural pairs of the thus-connected DRAM chips and lead frames are stacked and corresponding leads of the lead frames are connected in common to form a laminate. The plural DRAM chips thus mounted are activated selectively in accordance with a predetermined chip selection signal. Additionally, partial DRAM chips capable of partially functioning normally are combined together by utilizing the above chip mounting method to constitute a single DRAM package.