MANUFACTURING METHOD OF SEMICONDUCTOR MEMORY DEVICE

MANUFACTURING METHOD OF SEMICONDUCTOR MEMORY DEVICE

본 발명은 고집적반도체 소자의 제조방법에 관한 것으로, LDD영역을 갖는 MOSFET를 형성하기 위하여 게이트 전극을 형성한 다음, 기판에 LDD 영역을 형성하고, 게이트 전극 상부 및 측면에 스페이서용 감광막 패턴을 형성한 후 고농도 불순물을 기판으로 이온주입하여 소오스/드레인 영역을 형성하는 제조방법에 관한 것이다....

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: KWEON, WEON-TAK, PAK, SANG-HO, HYEON, IL-SEON, GU, YEONG-MO
Format: Patent
Sprache:eng ; kor
Schlagworte:
BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator KWEON, WEON-TAK
PAK, SANG-HO
HYEON, IL-SEON
GU, YEONG-MO
description 본 발명은 고집적반도체 소자의 제조방법에 관한 것으로, LDD영역을 갖는 MOSFET를 형성하기 위하여 게이트 전극을 형성한 다음, 기판에 LDD 영역을 형성하고, 게이트 전극 상부 및 측면에 스페이서용 감광막 패턴을 형성한 후 고농도 불순물을 기판으로 이온주입하여 소오스/드레인 영역을 형성하는 제조방법에 관한 것이다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR100232884BB1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR100232884BB1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR100232884BB13</originalsourceid><addsrcrecordid>eNrjZDD2dfQLdXN0DgkN8vRzV_B1DfHwd1Hwd1MIdvX1dPb3cwl1DvEPAor7-gdFKri4hnk6u_IwsKYl5hSn8kJpbgZlN9cQZw_d1IL8-NTigsTk1LzUknjvIEMDAyNjIwsLEycnQ2PiVAEAVvkoSA</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>MANUFACTURING METHOD OF SEMICONDUCTOR MEMORY DEVICE</title><source>esp@cenet</source><creator>KWEON, WEON-TAK ; PAK, SANG-HO ; HYEON, IL-SEON ; GU, YEONG-MO</creator><creatorcontrib>KWEON, WEON-TAK ; PAK, SANG-HO ; HYEON, IL-SEON ; GU, YEONG-MO</creatorcontrib><description>본 발명은 고집적반도체 소자의 제조방법에 관한 것으로, LDD영역을 갖는 MOSFET를 형성하기 위하여 게이트 전극을 형성한 다음, 기판에 LDD 영역을 형성하고, 게이트 전극 상부 및 측면에 스페이서용 감광막 패턴을 형성한 후 고농도 불순물을 기판으로 이온주입하여 소오스/드레인 영역을 형성하는 제조방법에 관한 것이다.</description><edition>6</edition><language>eng ; kor</language><subject>BASIC ELECTRIC ELEMENTS ; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ; ELECTRICITY ; SEMICONDUCTOR DEVICES</subject><creationdate>1999</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19991201&amp;DB=EPODOC&amp;CC=KR&amp;NR=100232884B1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25563,76318</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19991201&amp;DB=EPODOC&amp;CC=KR&amp;NR=100232884B1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>KWEON, WEON-TAK</creatorcontrib><creatorcontrib>PAK, SANG-HO</creatorcontrib><creatorcontrib>HYEON, IL-SEON</creatorcontrib><creatorcontrib>GU, YEONG-MO</creatorcontrib><title>MANUFACTURING METHOD OF SEMICONDUCTOR MEMORY DEVICE</title><description>본 발명은 고집적반도체 소자의 제조방법에 관한 것으로, LDD영역을 갖는 MOSFET를 형성하기 위하여 게이트 전극을 형성한 다음, 기판에 LDD 영역을 형성하고, 게이트 전극 상부 및 측면에 스페이서용 감광막 패턴을 형성한 후 고농도 불순물을 기판으로 이온주입하여 소오스/드레인 영역을 형성하는 제조방법에 관한 것이다.</description><subject>BASIC ELECTRIC ELEMENTS</subject><subject>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</subject><subject>ELECTRICITY</subject><subject>SEMICONDUCTOR DEVICES</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1999</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDD2dfQLdXN0DgkN8vRzV_B1DfHwd1Hwd1MIdvX1dPb3cwl1DvEPAor7-gdFKri4hnk6u_IwsKYl5hSn8kJpbgZlN9cQZw_d1IL8-NTigsTk1LzUknjvIEMDAyNjIwsLEycnQ2PiVAEAVvkoSA</recordid><startdate>19991201</startdate><enddate>19991201</enddate><creator>KWEON, WEON-TAK</creator><creator>PAK, SANG-HO</creator><creator>HYEON, IL-SEON</creator><creator>GU, YEONG-MO</creator><scope>EVB</scope></search><sort><creationdate>19991201</creationdate><title>MANUFACTURING METHOD OF SEMICONDUCTOR MEMORY DEVICE</title><author>KWEON, WEON-TAK ; PAK, SANG-HO ; HYEON, IL-SEON ; GU, YEONG-MO</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR100232884BB13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>1999</creationdate><topic>BASIC ELECTRIC ELEMENTS</topic><topic>ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR</topic><topic>ELECTRICITY</topic><topic>SEMICONDUCTOR DEVICES</topic><toplevel>online_resources</toplevel><creatorcontrib>KWEON, WEON-TAK</creatorcontrib><creatorcontrib>PAK, SANG-HO</creatorcontrib><creatorcontrib>HYEON, IL-SEON</creatorcontrib><creatorcontrib>GU, YEONG-MO</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>KWEON, WEON-TAK</au><au>PAK, SANG-HO</au><au>HYEON, IL-SEON</au><au>GU, YEONG-MO</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>MANUFACTURING METHOD OF SEMICONDUCTOR MEMORY DEVICE</title><date>1999-12-01</date><risdate>1999</risdate><abstract>본 발명은 고집적반도체 소자의 제조방법에 관한 것으로, LDD영역을 갖는 MOSFET를 형성하기 위하여 게이트 전극을 형성한 다음, 기판에 LDD 영역을 형성하고, 게이트 전극 상부 및 측면에 스페이서용 감광막 패턴을 형성한 후 고농도 불순물을 기판으로 이온주입하여 소오스/드레인 영역을 형성하는 제조방법에 관한 것이다.</abstract><edition>6</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR100232884BB1
source esp@cenet
subjects BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
title MANUFACTURING METHOD OF SEMICONDUCTOR MEMORY DEVICE
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-11T02%3A35%3A02IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=KWEON,%20WEON-TAK&rft.date=1999-12-01&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR100232884BB1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true