SUBSTRATE BIAS VOLTAGE DETECTION CIRCUIT

본 명세서에는 기판 바이어스 검출 회로가 개시되어 있다. 회로는 제1 및 제2 트랜지스터를 포함하는데, 제1 트랜지스터(2)는 기판에 결합된 소오스를 갖고 있고, 제2 트랜지스터(4)는 공통 전위(즉, 접지)에 결합된 소오스를 갖는다. 제1 트랜지스터(2)의 게이트 및 드레인은 함께 접속되어 제2 트랜지스터(4)의 게이트에 접속되고, 부하 장치(6, 8)은 전원 노드로부터 제1 및 제2 트랜지스터의 드레인과 바이어스 전위 사이에 접속된다. 제1 및 제2 트랜지스터의 임계 전압은 상이할 수 있는데, 그차이가 회로의 응답을 일으키는 공...

Ausführliche Beschreibung

Bibliographische Detailangaben

Hauptverfasser:	NARASIMHAN, IYENGAR, CHING-YUH, TSAY
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS CONTROLLING ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY INFORMATION STORAGE PHYSICS REGULATING SEMICONDUCTOR DEVICES STATIC STORES SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!