APPARATUS FOR PROCESSING INSTRUCTION IN COMPUTER SYSTEM

계산기 시스템은 제1및 제2의 명령저장회로를 갖추며, 각각의 명령저장회로는 병렬출력을 위해 N개의 명령을 저장한다. 제1의 명령저장회로에 접속된 명령디스패치회로는 제1의 명령저장회로에 저장된 L명령을 디스패치하며, 여기에서 L은 N과 같거나 적다. 제1 및 제2의 명령저장회로에 접속된 명령로드회로는 L개의 명령이 제1의 명령저장회로로부터 디스패치된 후에 다시 다른 명령이 제1의 명령저장회로로부터 디스패치되기 전에 L개의 명령을 제2의 명령저장회로로부터 제1의 명령저장회로에 로드한다. 또, 명령메모리는 복수의 명령의 복수열을 저장하고, 분기메모리는 복수의 분기예측엔트리를 저장하고 있다. 각각의 분기예측엔트리는 명령메모리의 분기명령이 실행되었을 때, 그 분기명령으로 지정된 분기가 성공하느냐 안 하느냐를 예측하기 위한 정보를 포함하고 있다. 각각의 분기예측엔드리는 분기가 성공했을 때 실행되는 분기선명령을 포함한 라인의 분기선어드레스를 나타내는 분기선필드와, 분기선명령이 분기선어드레스에 의해 지시되는 라인내의 어느곳에 위치하는가를 나타내는 데스티네이션필드와, 분기명령이 분기선어드레스에 대응하는 라인내의 어느곳에 위치하는가를 나타내는 소스필드를 포함하고 있다. 카운터가 명령메모리를 어드레스하는데 사용되는 어드레스치를 보존하며, 증분회로는 통상의 동작시에 명령메모리내의 라인의 순차적으로 어드레스하기 위하여 카운터의 어드레스치를 증분한다. 명령메모리내의 분기명령에 의해 지시된 분기가 그 분기명령의 실행시에 성공한다는 예측이 분기예측엔트리에 의해 행하여졌을 경우에 카운터로딩회로는 분기선어드레스를 카운터에 로드한다. 이렇게 하여 분기명령을 포함한 라인의 직후에 분기선명령을 포함함 라인은 인출되어 병렬로 입력된다. 무효화회로는 분기명령후에 위치하고 또한 이 분기명령을 포함한 라인에 포함되는 명령과, 분기선명령전에 위치하고 또한 이 분기선명령을 포함한 라인에 포함되는 명령을 무효로 한다. A computing system has first and second instruction storing circuits, each instruction storing circuit storing N instructions for parallel output. An instruction dispatch circuit, coupled to the first instruction storing circuit, dispatches L instructions stored in the first instruction storing circuit, wherein L is less than or equal to N. An instruction loading circuit, coupled to the instruction dispatch circuit and to the first and second instruction storing circuits, loads L instructions from the second instruction storing circuit into the first instruction storing circuit after the L instructions are dispatched from the first instruction storing circuit and before further instructions are dispatched from the first instruction storing circuit. On the other hand, an instruction memory stores a plurality of lines of a plurality of instructions, and a branch memory stores a plurality of branch prediction entriesd.