STRUCTURE OF CAPACITOR AND METHOD OF MANUFACTURING THE SAME

본 발명은 커패시터에 관한 것으로 특히, 스토리지 노드를 극대화하도록 한 커패시터의 구조 및 제조방법에 관한 것이다. 이와같은 본 발명의 커패시터의 구조는 기판; 상기 기판의 표면에 일정한 간격으로 제1, 제2콘택홀을 갖고 형성되는 제1, 제2절연막; 상기 제1, 제2콘택홀 내부에 형성되는 제1, 제2도전용 플러그; 상기 제1도전용 플러그와 제2절연막상의 일정부분에 형성되는 제1스토리지 노드; 상기 제1스토리지 노드상의 일정부분과 상기 제2도전용 플러그상에 형성되는 제3, 제4도전용 플러그; 상기 제3, 제4도전용 플러그상에 형성되...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	SHIM, PIL-BO
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	ELECTRICITY
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

container_end_page
container_issue
container_start_page
container_title
container_volume
creator	SHIM, PIL-BO
description	본 발명은 커패시터에 관한 것으로 특히, 스토리지 노드를 극대화하도록 한 커패시터의 구조 및 제조방법에 관한 것이다. 이와같은 본 발명의 커패시터의 구조는 기판; 상기 기판의 표면에 일정한 간격으로 제1, 제2콘택홀을 갖고 형성되는 제1, 제2절연막; 상기 제1, 제2콘택홀 내부에 형성되는 제1, 제2도전용 플러그; 상기 제1도전용 플러그와 제2절연막상의 일정부분에 형성되는 제1스토리지 노드; 상기 제1스토리지 노드상의 일정부분과 상기 제2도전용 플러그상에 형성되는 제3, 제4도전용 플러그; 상기 제3, 제4도전용 플러그상에 형성되는 제2스토리지 노드; 상기 제1, 제2스토리지 노드를 포함한 전면에 형성되는 유전체막과 플레이트 전극을 포함하여 구성됨을 특징으로 한다.
format	Patent
fullrecord	<record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR100209725BB1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR100209725BB1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR100209725BB13</originalsourceid><addsrcrecordid>eNrjZLAODgkKdQ4JDXJV8HdTcHYMcHT2DPEPUnD0c1HwdQ3x8HcBifs6-oW6OYKUefq5K4R4uCoEO_q68jCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSSeO8gQwMDIwNLcyNTJydDY-JUAQB2CCoa</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>STRUCTURE OF CAPACITOR AND METHOD OF MANUFACTURING THE SAME</title><source>esp@cenet</source><creator>SHIM, PIL-BO</creator><creatorcontrib>SHIM, PIL-BO</creatorcontrib><description>본 발명은 커패시터에 관한 것으로 특히, 스토리지 노드를 극대화하도록 한 커패시터의 구조 및 제조방법에 관한 것이다. 이와같은 본 발명의 커패시터의 구조는 기판; 상기 기판의 표면에 일정한 간격으로 제1, 제2콘택홀을 갖고 형성되는 제1, 제2절연막; 상기 제1, 제2콘택홀 내부에 형성되는 제1, 제2도전용 플러그; 상기 제1도전용 플러그와 제2절연막상의 일정부분에 형성되는 제1스토리지 노드; 상기 제1스토리지 노드상의 일정부분과 상기 제2도전용 플러그상에 형성되는 제3, 제4도전용 플러그; 상기 제3, 제4도전용 플러그상에 형성되는 제2스토리지 노드; 상기 제1, 제2스토리지 노드를 포함한 전면에 형성되는 유전체막과 플레이트 전극을 포함하여 구성됨을 특징으로 한다.</description><edition>6</edition><language>eng ; kor</language><subject>ELECTRICITY</subject><creationdate>1999</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19990715&DB=EPODOC&CC=KR&NR=100209725B1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76547</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=19990715&DB=EPODOC&CC=KR&NR=100209725B1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>SHIM, PIL-BO</creatorcontrib><title>STRUCTURE OF CAPACITOR AND METHOD OF MANUFACTURING THE SAME</title><description>본 발명은 커패시터에 관한 것으로 특히, 스토리지 노드를 극대화하도록 한 커패시터의 구조 및 제조방법에 관한 것이다. 이와같은 본 발명의 커패시터의 구조는 기판; 상기 기판의 표면에 일정한 간격으로 제1, 제2콘택홀을 갖고 형성되는 제1, 제2절연막; 상기 제1, 제2콘택홀 내부에 형성되는 제1, 제2도전용 플러그; 상기 제1도전용 플러그와 제2절연막상의 일정부분에 형성되는 제1스토리지 노드; 상기 제1스토리지 노드상의 일정부분과 상기 제2도전용 플러그상에 형성되는 제3, 제4도전용 플러그; 상기 제3, 제4도전용 플러그상에 형성되는 제2스토리지 노드; 상기 제1, 제2스토리지 노드를 포함한 전면에 형성되는 유전체막과 플레이트 전극을 포함하여 구성됨을 특징으로 한다.</description><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1999</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZLAODgkKdQ4JDXJV8HdTcHYMcHT2DPEPUnD0c1HwdQ3x8HcBifs6-oW6OYKUefq5K4R4uCoEO_q68jCwpiXmFKfyQmluBmU31xBnD93Ugvz41OKCxOTUvNSSeO8gQwMDIwNLcyNTJydDY-JUAQB2CCoa</recordid><startdate>19990715</startdate><enddate>19990715</enddate><creator>SHIM, PIL-BO</creator><scope>EVB</scope></search><sort><creationdate>19990715</creationdate><title>STRUCTURE OF CAPACITOR AND METHOD OF MANUFACTURING THE SAME</title><author>SHIM, PIL-BO</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR100209725BB13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>1999</creationdate><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>SHIM, PIL-BO</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>SHIM, PIL-BO</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>STRUCTURE OF CAPACITOR AND METHOD OF MANUFACTURING THE SAME</title><date>1999-07-15</date><risdate>1999</risdate><abstract>본 발명은 커패시터에 관한 것으로 특히, 스토리지 노드를 극대화하도록 한 커패시터의 구조 및 제조방법에 관한 것이다. 이와같은 본 발명의 커패시터의 구조는 기판; 상기 기판의 표면에 일정한 간격으로 제1, 제2콘택홀을 갖고 형성되는 제1, 제2절연막; 상기 제1, 제2콘택홀 내부에 형성되는 제1, 제2도전용 플러그; 상기 제1도전용 플러그와 제2절연막상의 일정부분에 형성되는 제1스토리지 노드; 상기 제1스토리지 노드상의 일정부분과 상기 제2도전용 플러그상에 형성되는 제3, 제4도전용 플러그; 상기 제3, 제4도전용 플러그상에 형성되는 제2스토리지 노드; 상기 제1, 제2스토리지 노드를 포함한 전면에 형성되는 유전체막과 플레이트 전극을 포함하여 구성됨을 특징으로 한다.</abstract><edition>6</edition><oa>free_for_read</oa></addata></record>
fulltext	fulltext_linktorsrc
identifier
ispartof
issn
language	eng ; kor
recordid	cdi_epo_espacenet_KR100209725BB1
source	esp@cenet
subjects	ELECTRICITY
title	STRUCTURE OF CAPACITOR AND METHOD OF MANUFACTURING THE SAME
url	https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-06T05%3A58%3A34IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=SHIM,%20PIL-BO&rft.date=1999-07-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR100209725BB1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true