STORAGE ELECTRODE FABRICATION METHOD OF CAPACITOR

STORAGE ELECTRODE FABRICATION METHOD OF CAPACITOR

본 발명은 캐패시터의 전하저장전극 제조방법에 관하여 개시된다. 본 발명은 접합부 윗쪽의 전하저장전극 표면에 요홈을 형성하고, 이 요홈부분과 전하저장전극의 가장자리부분에 습식식각비가 서로 다른 적어도 이중구조 이상의 희생막을 이용하여 폴리실리콘 스페이서를 형성하여 유효 표면적을 극대화 할 수 있다....

Ausführliche Beschreibung

Gespeichert in:
Bibliographische Detailangaben
Hauptverfasser: GU, YEOG-MO, YEO, TAE-JEOG, HOG, HEUNG-GI
Format: Patent
Sprache:eng ; kor
Schlagworte:
ELECTRICITY
Online-Zugang:Volltext bestellen
Tags: Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
container_end_page
container_issue
container_start_page
container_title
container_volume
creator GU, YEOG-MO
YEO, TAE-JEOG
HOG, HEUNG-GI
description 본 발명은 캐패시터의 전하저장전극 제조방법에 관하여 개시된다. 본 발명은 접합부 윗쪽의 전하저장전극 표면에 요홈을 형성하고, 이 요홈부분과 전하저장전극의 가장자리부분에 습식식각비가 서로 다른 적어도 이중구조 이상의 희생막을 이용하여 폴리실리콘 스페이서를 형성하여 유효 표면적을 극대화 할 수 있다.
format Patent
fullrecord <record><control><sourceid>epo_EVB</sourceid><recordid>TN_cdi_epo_espacenet_KR100199363BB1</recordid><sourceformat>XML</sourceformat><sourcesystem>PC</sourcesystem><sourcerecordid>KR100199363BB1</sourcerecordid><originalsourceid>FETCH-epo_espacenet_KR100199363BB13</originalsourceid><addsrcrecordid>eNrjZDAMDvEPcnR3VXD1cXUOCfJ3cVVwc3QK8nR2DPH091PwdQ3x8HdR8HdTcHYMcHT2BCrmYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kGGBgaGlpbGZsZOTobGxKkCAOWpJ3Y</addsrcrecordid><sourcetype>Open Access Repository</sourcetype><iscdi>true</iscdi><recordtype>patent</recordtype></control><display><type>patent</type><title>STORAGE ELECTRODE FABRICATION METHOD OF CAPACITOR</title><source>esp@cenet</source><creator>GU, YEOG-MO ; YEO, TAE-JEOG ; HOG, HEUNG-GI</creator><creatorcontrib>GU, YEOG-MO ; YEO, TAE-JEOG ; HOG, HEUNG-GI</creatorcontrib><description>본 발명은 캐패시터의 전하저장전극 제조방법에 관하여 개시된다. 본 발명은 접합부 윗쪽의 전하저장전극 표면에 요홈을 형성하고, 이 요홈부분과 전하저장전극의 가장자리부분에 습식식각비가 서로 다른 적어도 이중구조 이상의 희생막을 이용하여 폴리실리콘 스페이서를 형성하여 유효 표면적을 극대화 할 수 있다.</description><edition>6</edition><language>eng ; kor</language><subject>ELECTRICITY</subject><creationdate>1999</creationdate><oa>free_for_read</oa><woscitedreferencessubscribed>false</woscitedreferencessubscribed></display><links><openurl>$$Topenurl_article</openurl><openurlfulltext>$$Topenurlfull_article</openurlfulltext><thumbnail>$$Tsyndetics_thumb_exl</thumbnail><linktohtml>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19990615&amp;DB=EPODOC&amp;CC=KR&amp;NR=100199363B1$$EHTML$$P50$$Gepo$$Hfree_for_read</linktohtml><link.rule.ids>230,308,780,885,25564,76419</link.rule.ids><linktorsrc>$$Uhttps://worldwide.espacenet.com/publicationDetails/biblio?FT=D&amp;date=19990615&amp;DB=EPODOC&amp;CC=KR&amp;NR=100199363B1$$EView_record_in_European_Patent_Office$$FView_record_in_$$GEuropean_Patent_Office$$Hfree_for_read</linktorsrc></links><search><creatorcontrib>GU, YEOG-MO</creatorcontrib><creatorcontrib>YEO, TAE-JEOG</creatorcontrib><creatorcontrib>HOG, HEUNG-GI</creatorcontrib><title>STORAGE ELECTRODE FABRICATION METHOD OF CAPACITOR</title><description>본 발명은 캐패시터의 전하저장전극 제조방법에 관하여 개시된다. 본 발명은 접합부 윗쪽의 전하저장전극 표면에 요홈을 형성하고, 이 요홈부분과 전하저장전극의 가장자리부분에 습식식각비가 서로 다른 적어도 이중구조 이상의 희생막을 이용하여 폴리실리콘 스페이서를 형성하여 유효 표면적을 극대화 할 수 있다.</description><subject>ELECTRICITY</subject><fulltext>true</fulltext><rsrctype>patent</rsrctype><creationdate>1999</creationdate><recordtype>patent</recordtype><sourceid>EVB</sourceid><recordid>eNrjZDAMDvEPcnR3VXD1cXUOCfJ3cVVwc3QK8nR2DPH091PwdQ3x8HdR8HdTcHYMcHT2BCrmYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx3kGGBgaGlpbGZsZOTobGxKkCAOWpJ3Y</recordid><startdate>19990615</startdate><enddate>19990615</enddate><creator>GU, YEOG-MO</creator><creator>YEO, TAE-JEOG</creator><creator>HOG, HEUNG-GI</creator><scope>EVB</scope></search><sort><creationdate>19990615</creationdate><title>STORAGE ELECTRODE FABRICATION METHOD OF CAPACITOR</title><author>GU, YEOG-MO ; YEO, TAE-JEOG ; HOG, HEUNG-GI</author></sort><facets><frbrtype>5</frbrtype><frbrgroupid>cdi_FETCH-epo_espacenet_KR100199363BB13</frbrgroupid><rsrctype>patents</rsrctype><prefilter>patents</prefilter><language>eng ; kor</language><creationdate>1999</creationdate><topic>ELECTRICITY</topic><toplevel>online_resources</toplevel><creatorcontrib>GU, YEOG-MO</creatorcontrib><creatorcontrib>YEO, TAE-JEOG</creatorcontrib><creatorcontrib>HOG, HEUNG-GI</creatorcontrib><collection>esp@cenet</collection></facets><delivery><delcategory>Remote Search Resource</delcategory><fulltext>fulltext_linktorsrc</fulltext></delivery><addata><au>GU, YEOG-MO</au><au>YEO, TAE-JEOG</au><au>HOG, HEUNG-GI</au><format>patent</format><genre>patent</genre><ristype>GEN</ristype><title>STORAGE ELECTRODE FABRICATION METHOD OF CAPACITOR</title><date>1999-06-15</date><risdate>1999</risdate><abstract>본 발명은 캐패시터의 전하저장전극 제조방법에 관하여 개시된다. 본 발명은 접합부 윗쪽의 전하저장전극 표면에 요홈을 형성하고, 이 요홈부분과 전하저장전극의 가장자리부분에 습식식각비가 서로 다른 적어도 이중구조 이상의 희생막을 이용하여 폴리실리콘 스페이서를 형성하여 유효 표면적을 극대화 할 수 있다.</abstract><edition>6</edition><oa>free_for_read</oa></addata></record>
fulltext fulltext_linktorsrc
identifier
ispartof
issn
language eng ; kor
recordid cdi_epo_espacenet_KR100199363BB1
source esp@cenet
subjects ELECTRICITY
title STORAGE ELECTRODE FABRICATION METHOD OF CAPACITOR
url https://sfx.bib-bvb.de/sfx_tum?ctx_ver=Z39.88-2004&ctx_enc=info:ofi/enc:UTF-8&ctx_tim=2025-01-08T06%3A00%3A35IST&url_ver=Z39.88-2004&url_ctx_fmt=infofi/fmt:kev:mtx:ctx&rfr_id=info:sid/primo.exlibrisgroup.com:primo3-Article-epo_EVB&rft_val_fmt=info:ofi/fmt:kev:mtx:patent&rft.genre=patent&rft.au=GU,%20YEOG-MO&rft.date=1999-06-15&rft_id=info:doi/&rft_dat=%3Cepo_EVB%3EKR100199363BB1%3C/epo_EVB%3E%3Curl%3E%3C/url%3E&disable_directlink=true&sfx.directlink=off&sfx.report_link=0&rft_id=info:oai/&rft_id=info:pmid/&rfr_iscdi=true