CENTRAL PROCESSING UNIT AND AN ARITHMETIC OPERATION PROCESSING UNIT

적은 하드웨어 양(저 코스트)으로 연산 처리를 고속으로 행할 수 있는 연산 처리 장치를 제공하는 것을 목적으로 한다. 고속 연산 처리가 요구되는 명령군을 저장한 프로그램 메모리를 구비하고, 그 프로그램 메모리에 저장된 상기 명령군을 순차 해독하여 실행하는 연산 처리 장치에 있어서, 상기 명령군의 스타트 번지가 설정되는 스타트 어드레스 레지스터와, 상기 명령군의엔드 번지가 설정되는 엔드 어드레스 레지스터와, 상기 명령군의 해독 결과를 저장하기 위한 FIFO형 메모리를 설치하고, 명령군 해독 명령에 따라서, 상기 스타트 번지에서 엔드 번지까지의 상기 명령군을 상기 프로그램 메모리로 부터 순차 판독하여 해독함과 동시에 그 해독 결과를 상기 FIFO형 메모리에 격납하고, 명령군 실행 명령에 따라서, 상기 FIFO형 메모리에 격납된 상기 명령군의 해독 결과를 1 클럭마다 실행한다. An arithmetic operation processing unit provided with an external program memory storing a high speed instruction group for executing a specific routine of arithmetic operations which require high speed execution is shown. The arithmetic operation processing unit comprises a start address register for holding a starting address of the specific routine of arithmetic operations and an end address register for holding an end address of the specific routine of arithmetic operations, an FIFO type RAM for storing microcodes obtained by decoding the high speed instruction group. The high speed instruction group stored in the program memory is sequentially read out by a first instruction execution control means from the start address to the end address and decoded into corresponding microcodes when a high speed instruction group decoding instruction is executed. The microcodes thus obtained are then stored in the FIFO type RAM. The microcodes thus stored in the FIFO type RAM are executed one for each clock when a high speed instruction group execution instruction is executed.