METHOD OF MANUFACTURING CHIP SCALE PACKAGE

리드들이 복수 개의 열을 이루고 있고, 각각의 상기 리드들과 일체형으로 안착부들이 형성되어 있는 제 1리드 프레임과, 소정의 간격으로 배열되어 있는 복수 개의 외부 접속수단들과 각각의 상기 외부 접속수단들과 연결되어 일체형으로 형성되어 있는 타이바들을 갖는 제 2리드 프레임을 준비하는 단계; 상기 제 1리드 프레임의 각각의 상기 안착부에 상기 제 2리드 프레임의 상기 외부 접속수단이 위치하도록 하여 상기 제 1리드 프레임과 상기 제 2리드 프레임을 결합하는 단계; 결합된 상기 제 2리드 프레임의 상기 타이바를 절단하는 단계; 복수 개의 본딩 패드가 형성된 반도체 칩을 접착수단으로 상기 제 1리드 프레임의 상기 리드의 일면에 실장시키는 단계; 각각의 상기 본딩 패드와 그에 대응되는 상기 제 1리드 프레임의 상기 리드 말단을 전기적으로 연결하는 와이어 본딩 단계; 상기 제 2리드 프레임의 상기 외부 접속단자가 노출된 부분을 갖도록 하여 봉지하는 성형단계; 및 상기 제 1리드 프레임의 봉지되지 않은 상기 리드 부분을 절단하는 절단단계; 를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 칩 스케일 패키지 제조 방법을 제공함으로써, 간단한 조립 공정이면서 기존의 공정을 그대로 사용 가능하여 용이하게 칩 스케일 패키지를 구현할 수 있는 효과를 나타내는 것을 특징으로 한다. A method for manufacturing a chip-size package and the chip-size package produced by the method uses first and second lead frames which are prepared by a stamping process. The first lead frame has leads with receiving parts, and the leads are integrally formed with lengthwise side rails of the lead frame. The second lead frame has external connections which align with the receiving parts of the leads when the second lead frame is positioned on top of the first lead frame and attached thereto. Guide holes located on the crosswise side rails of both lead frames can be used to easily align the two lead frames. A semiconductor chip is then adhered to the underside of the first lead frame, and the bonding pads of the semiconductor chip are electrically connected to the leads of the first lead frame. Then the two lead frames and the chip are encapsulated, with only the external connections of the second lead frame remaining exposed to the outside. Solder balls are then attached to the external connections for mounting onto a substrate. This chip-size package is inexpensive to produce, because the first and second lead frames can be produced by a stamping process, which is less complex and cheaper than the conventional half-etching process.