METHOD OF MANUFACTURING SOI WAFER

SOI 기판에 있어서, 실리콘층의 상부와 하부에 도핑된 불순물 농도차를 크게할 수 있는 SOI 기판을 제조하는 방법에 대해 기재되어 있다. 이는 저농도의 도전성 불순물이 도핑된 제1 반도체 기판 상에 고농도의 도전성 불순물이 도핑된 실리콘층을 형성하며, 제2 반도체 기판상에는 절연층을 형성하는 단계, 제1 반도체 기판 상의 실리콘층과 제2반도체 기판 상의 절연층을 맞대어 접합하는 단계 및 접합이 이루어진 면과 반대쪽의 제1 반도체 기판의 표면을 식각하는 단계를 포함하는 것을 특징으로 한다. 이렇게 제조된 SOI기판을 이용하여 MOS...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
1. Verfasser:	KIM, ILL-KWON
Format:	Patent
Sprache:	eng ; kor
Schlagworte:	BASIC ELECTRIC ELEMENTS ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR ELECTRICITY SEMICONDUCTOR DEVICES
Online-Zugang:	Volltext bestellen
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Beschreibung
Zusammenfassung:	SOI 기판에 있어서, 실리콘층의 상부와 하부에 도핑된 불순물 농도차를 크게할 수 있는 SOI 기판을 제조하는 방법에 대해 기재되어 있다. 이는 저농도의 도전성 불순물이 도핑된 제1 반도체 기판 상에 고농도의 도전성 불순물이 도핑된 실리콘층을 형성하며, 제2 반도체 기판상에는 절연층을 형성하는 단계, 제1 반도체 기판 상의 실리콘층과 제2반도체 기판 상의 절연층을 맞대어 접합하는 단계 및 접합이 이루어진 면과 반대쪽의 제1 반도체 기판의 표면을 식각하는 단계를 포함하는 것을 특징으로 한다. 이렇게 제조된 SOI기판을 이용하여 MOS 트랜지스터를 제조하면, 트랜지스터에서 빈발하는 플로팅 바디 효과(Floating Body Effect)를 억제할 수 있으며, 채널 영역 및 게이트 산화막에 손상을 입히지 않음으로써 소자 특성을 개선할 수 있다.